| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题背景与意义 | 第8-9页 |
| 1.2 国内外现状和发展动态 | 第9页 |
| 1.3 研究内容与设计指标 | 第9-10页 |
| 1.3.1 研究内容 | 第9-10页 |
| 1.3.2 设计指标 | 第10页 |
| 1.4 论文结构 | 第10-12页 |
| 第二章 动态包过滤防火墙相关理论 | 第12-24页 |
| 2.1 防火墙技术 | 第12-15页 |
| 2.1.1 防火墙功能 | 第12页 |
| 2.1.2 防火墙种类 | 第12-15页 |
| 2.2 FPGA及其SOPC系统 | 第15-19页 |
| 2.2.1 可编程逻辑器件 | 第15-16页 |
| 2.2.2 基于FPGA的数字系统设计流程 | 第16-18页 |
| 2.2.3 SOPC系统 | 第18-19页 |
| 2.3 MIPS | 第19-22页 |
| 2.3.1 MIPS指令集架构 | 第19页 |
| 2.3.2 MIPS32 | 第19-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第三章 动态包过滤防火墙的系统设计 | 第24-42页 |
| 3.1 动态包过滤防火墙的总体结构设计 | 第24页 |
| 3.2 Wishbone总线交叉互联矩阵 | 第24-29页 |
| 3.2.1 Wishbone总线 | 第24-25页 |
| 3.2.2 Wishbone总线单次读写操作 | 第25-27页 |
| 3.2.3 Wishbone总线交叉互联矩阵主从设备 | 第27-29页 |
| 3.3 SDRAM控制器模块 | 第29-35页 |
| 3.3.1 SDRAM结构 | 第29-30页 |
| 3.3.2 SDRAM基本操作 | 第30-33页 |
| 3.3.3 SDRAM控制器IP设计 | 第33-35页 |
| 3.4 以太网控制器 | 第35-41页 |
| 3.4.1 以太网控制器特点 | 第35-36页 |
| 3.4.2 以太网控制器接口 | 第36-37页 |
| 3.4.3 以太网控制器寄存器 | 第37-38页 |
| 3.4.4 缓冲描述符 | 第38-39页 |
| 3.4.5 以太网控制器内部结构 | 第39-41页 |
| 3.5 本章小结 | 第41-42页 |
| 第四章 动态包过滤硬件模块及相关模块设计 | 第42-60页 |
| 4.1 动态包过滤防火墙硬件模块 | 第42-50页 |
| 4.1.1 Wishbone总线接口模块 | 第43-44页 |
| 4.1.2 CAM模块 | 第44-46页 |
| 4.1.3 网络掩码RAM模块 | 第46-47页 |
| 4.1.4 IPv6数据包提取模块 | 第47-50页 |
| 4.2 GPIO模块 | 第50-52页 |
| 4.3 UART模块 | 第52-56页 |
| 4.3.1 UART | 第52-53页 |
| 4.3.2 UART设计 | 第53-56页 |
| 4.4 Flash控制器 | 第56-59页 |
| 4.4.1 Flash | 第56-57页 |
| 4.4.2 Flash控制器设计 | 第57-58页 |
| 4.4.3 Flash控制器实现 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第五章 验证及结果分析 | 第60-74页 |
| 5.1 移植操作系统 | 第60-63页 |
| 5.1.1 μC/OS-Ⅱ | 第60页 |
| 5.1.2 μC/OS-Ⅱ特点 | 第60-61页 |
| 5.1.3 μC/OS-Ⅱ移植 | 第61-63页 |
| 5.2 FPGA验证方案 | 第63-65页 |
| 5.3 FPGA板级仿真结果分析 | 第65-69页 |
| 5.4 FPGA验证与结果分析 | 第69-71页 |
| 5.5 性能对比分析 | 第71-72页 |
| 5.6 本章小结 | 第72-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74-75页 |
| 6.2 展望 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 攻读硕士学位期间的成果 | 第80-82页 |
| 附录 | 第82-96页 |