高速图像解码中逆小波变换的研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 引言 | 第15页 |
| 1.2 课题背景 | 第15-16页 |
| 1.3 研究现状 | 第16页 |
| 1.4 论文创新点 | 第16-17页 |
| 1.5 研究内容与章节安排 | 第17-19页 |
| 第二章 JPEG2000编解码标准 | 第19-29页 |
| 2.1 引言 | 第19页 |
| 2.2 JPEG2000编解码器简介 | 第19-20页 |
| 2.3 小波变换模块简介 | 第20-27页 |
| 2.3.1 小波变换理论背景 | 第20页 |
| 2.3.2 小波的基本概念 | 第20-21页 |
| 2.3.3 基于提升的小波变换算法概述 | 第21-23页 |
| 2.3.4 IDWT硬件实现难点分析 | 第23-25页 |
| 2.3.5 JPEG2000标准中的小波变换算法 | 第25-27页 |
| 2.4 T1编解码器模块简介 | 第27-28页 |
| 2.5 T2编解码器简介 | 第28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 单级IDWT的VLSI结构设计 | 第29-51页 |
| 3.1 引言 | 第29页 |
| 3.2 基于HLS电路设计方法 | 第29-32页 |
| 3.2.1 HLS电路设计方法发展现状 | 第29页 |
| 3.2.2 HLS的约束方法 | 第29-32页 |
| 3.3 反量化及逆预处理电路结构设计及实现 | 第32-36页 |
| 3.3.1 浮点乘法运算高级综合实现 | 第32-33页 |
| 3.3.2 反量化电路结构设计及实现 | 第33-35页 |
| 3.3.3 逆预处理电路结构设计及实现 | 第35-36页 |
| 3.4 基本提升单元结构设计 | 第36-38页 |
| 3.4.1 基于提升结构复用的VLSI结构设计 | 第36页 |
| 3.4.2 单步提升VLSI结构设计 | 第36-38页 |
| 3.5 列变换结构设计及实现 | 第38-41页 |
| 3.5.1 列变换VLSI结构设计 | 第38-41页 |
| 3.5.2 列变换高级综合实现 | 第41页 |
| 3.6 行变换结构设计及实现 | 第41-42页 |
| 3.6.1 行变换VLSI结构设计 | 第41-42页 |
| 3.6.2 行变换高级综合实现 | 第42页 |
| 3.7 行列并行结构设计及实现 | 第42-47页 |
| 3.7.1 行列并行VLSI结构设计 | 第42-46页 |
| 3.7.2 行列并行高级综合实现 | 第46-47页 |
| 3.8 单级IDWT算法结构优化过程分析 | 第47-50页 |
| 3.9 本章小结 | 第50-51页 |
| 第四章 多级IDWT与DDR接口设计 | 第51-71页 |
| 4.1 引言 | 第51页 |
| 4.2 JPEG2000解码系统电路结构 | 第51-52页 |
| 4.3 四级IDWT电路结构设计 | 第52-54页 |
| 4.4 多级IDWT的DDR读写控制 | 第54-59页 |
| 4.5 IDWT输入缓存结构设计 | 第59-62页 |
| 4.6 图像重组处理的电路结构 | 第62-63页 |
| 4.7 仿真测试 | 第63-68页 |
| 4.8 结果对比 | 第68-70页 |
| 4.9 本章小结 | 第70-71页 |
| 第五章 结束语 | 第71-73页 |
| 5.1 研究工作总结 | 第71-72页 |
| 5.2 下一步研究方向 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
