基于多DSP的航迹规划系统硬件平台设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-14页 |
| ·引言 | 第8-10页 |
| ·目的和意义 | 第10-11页 |
| ·国内外研究现状 | 第11-13页 |
| ·论文主要工作 | 第13-14页 |
| 2 多DSP 硬件平台方案设计 | 第14-25页 |
| ·芯片选型 | 第14-20页 |
| ·多DSP 互连方案选择 | 第20-23页 |
| ·整体方案设计 | 第23-25页 |
| 3 硬件系统设计 | 第25-45页 |
| ·DDR2 接口设计 | 第25-28页 |
| ·EMIF 接口设计 | 第28-30页 |
| ·PCI 接口设计 | 第30-32页 |
| ·千兆网接口设计 | 第32-34页 |
| ·MCBSP 互连设计 | 第34-35页 |
| ·I2C 接口设计 | 第35-37页 |
| ·FPGA 核心电路设计 | 第37-38页 |
| ·电源设计 | 第38-41页 |
| ·时钟设计 | 第41页 |
| ·电源监控和复位电路设计 | 第41-43页 |
| ·JTAG 设计 | 第43-45页 |
| 4 高速电路设计 | 第45-56页 |
| ·传输线 | 第45-46页 |
| ·串扰 | 第46-49页 |
| ·电源完整性设计 | 第49-51页 |
| ·电磁干扰 | 第51-56页 |
| 5 多DSP 互连总线通信协议设计 | 第56-63页 |
| ·多DSP 互连总体结构 | 第56页 |
| ·FIFO 的实现 | 第56-57页 |
| ·互连通信协议 | 第57-59页 |
| ·总线仲裁实现 | 第59-61页 |
| ·实验与性能分析 | 第61-63页 |
| 6 并行DSP 平台在航迹片段规划系统中的应用 | 第63-68页 |
| ·基于航迹片段的航迹规划系统 | 第63-64页 |
| ·并行系统设计 | 第64-65页 |
| ·实验与结果分析 | 第65-68页 |
| 7 总结与展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 附录 作者在攻读硕士学位期间发表的论文 | 第74页 |
