基于VHDL的可编程逻辑器件虚拟实验平台的设计与实现

摘要	第1-5页
Abstract	第5-8页
1 绪论	第8-14页
·研究背景	第8-9页
·国内外研究现状	第9-13页
·主要研究工作	第13-14页
2 VHDL 模拟总体方案	第14-26页
·VHDL 仿真与综合	第14-16页
·VHDL 子集提取	第16-23页
·可编程逻辑器件虚拟实验平台方案	第23-25页
·本章小结	第25-26页
3 VHDL 翻译模块实现	第26-39页
·翻译模块设计方案	第26-28页
·翻译模块详细设计	第28-31页
·翻译模块实现	第31-38页
·本章小结	第38-39页
4 模拟调度模块实现	第39-48页
·模拟调度模块设计方案	第39-42页
·模拟调度模块详细设计	第42-45页
·模拟程序与用户界面交互	第45-47页
·本章小结	第47-48页
5 系统实现与实验结果分析	第48-59页
·可编程逻辑器件虚拟实验平台实现	第48-53页
·实验验证	第53-58页
·本章小结	第58-59页
6 总结与展望	第59-61页
·全文总结	第59-60页
·展望	第60-61页
致谢	第61-62页
参考文献	第62-66页
附录：四位移位寄存器VHDL 源程序	第66页