DSP处理器中数据Cache的设计和验证
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·Cache的当前状况 | 第8-9页 |
| ·主要工作 | 第9-11页 |
| 第二章 Cache的结构和工作机制 | 第11-23页 |
| ·Cache的组织结构 | 第12-13页 |
| ·Cache的工作机制 | 第13-17页 |
| ·Cache的映射规则 | 第13-14页 |
| ·Cache的读操作 | 第14页 |
| ·Cache的查找算法 | 第14-15页 |
| ·Cache替换策略 | 第15-16页 |
| ·Cache的写策略 | 第16-17页 |
| ·重装策略 | 第17页 |
| ·Cache的性能指标 | 第17-18页 |
| ·Cache命中率 | 第17-18页 |
| ·Cache平均访问时间 | 第18页 |
| ·Cache平均访问功耗 | 第18页 |
| ·Cache的参数设计 | 第18-22页 |
| ·Cache的结构参数设计 | 第18-19页 |
| ·Cache的容量参数设计 | 第19-22页 |
| ·小结 | 第22-23页 |
| 第三章 数据Cache的设计 | 第23-47页 |
| ·数据Cache的体系结构和流程设计 | 第23-26页 |
| ·数据Cache设计指标 | 第23页 |
| ·数据Cache的体系结构 | 第23-25页 |
| ·数据Cache的流程设计 | 第25-26页 |
| ·数据Cache的实现 | 第26-27页 |
| ·数据Cache的存储结构设计 | 第27页 |
| ·数据通路设计 | 第27-30页 |
| ·数据通路操作原理 | 第28页 |
| ·数据通路的实现 | 第28-30页 |
| ·数据Cache Tag模块设计 | 第30-32页 |
| ·Cache Tag的实现 | 第30-32页 |
| ·Cache Tag中的特殊位 | 第32页 |
| ·Line Buffer模块设计 | 第32-36页 |
| ·Line Buffer的实现 | 第33-34页 |
| ·Line Buffer重装控制模块设计 | 第34-36页 |
| ·数据Cache控制模块设计 | 第36-40页 |
| ·数据Cache控制模块操作原理 | 第36页 |
| ·数据Cache控制模块具体实现 | 第36-40页 |
| ·数据Cache工作流程设计 | 第40-44页 |
| ·命中逻辑流程设计 | 第40-41页 |
| ·LRU替换逻辑流程设计 | 第41-42页 |
| ·数据Cache输出逻辑设计 | 第42-44页 |
| ·数据Cache一致性设计 | 第44-45页 |
| ·数据Cache的低功耗设计 | 第45-46页 |
| ·小结 | 第46-47页 |
| 第四章 数据Cache仿真和验证 | 第47-57页 |
| ·功能仿真 | 第47-52页 |
| ·Cache命中仿真 | 第48-49页 |
| ·Cache缺失仿真 | 第49-50页 |
| ·LRU替换操作仿真 | 第50-51页 |
| ·Line Buffer重装操作仿真 | 第51-52页 |
| ·数据Cache的逻辑综合 | 第52-54页 |
| ·功耗分析 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第五章 总结和展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
