| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·本文研究背景 | 第7页 |
| ·视频压缩原理及视频压缩标准简介 | 第7-10页 |
| ·视频压缩的可能性及编码方法 | 第7-8页 |
| ·视频压缩标准简介 | 第8-10页 |
| ·本文的主要内容和研究意义 | 第10-11页 |
| ·章节安排 | 第11-13页 |
| 第二章 H.264视频压缩编码技术研究 | 第13-19页 |
| ·H.264主要优点 | 第13页 |
| ·帧间预测 | 第13-14页 |
| ·运动矢量 | 第14-15页 |
| ·运动估计 | 第15-16页 |
| ·运动搜索 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 分数像素运动估计硬件结构综述 | 第19-29页 |
| ·分数像素运动估计 | 第19-20页 |
| ·分数像素运动估计硬件结构综述 | 第20-27页 |
| ·9PU两阶段法分数像素运动估计硬件结构 | 第20-23页 |
| ·基于16-pixel插值单元的分数像素运动估计硬件结构 | 第23-25页 |
| ·基于概率统计的分数像素运动估计硬件结构 | 第25-27页 |
| ·多个子块并行的分数像素运动估计硬件结构 | 第27页 |
| ·本章小结 | 第27-29页 |
| 第四章 一阶段法分数像素运动估计硬件结构 | 第29-45页 |
| ·一阶段算法 | 第29-30页 |
| ·高效并行设计及两种技术 | 第30-32页 |
| ·一阶段法分数像素运动估计硬件结构 | 第32-34页 |
| ·4-pixels插值单元 | 第34-38页 |
| ·1/4像素插值单元 | 第38-39页 |
| ·4 × 4PU单元 | 第39-41页 |
| ·21PU一阶段法 | 第41-42页 |
| ·地址产生比较器单元 | 第42页 |
| ·本章小结 | 第42-45页 |
| 第五章 实验仿真和验证 | 第45-53页 |
| ·验证模型 | 第45-46页 |
| ·4-pixles插值单元和1/4像素插值单元试验仿真和验证 | 第46-47页 |
| ·PU单元实验仿真和验证 | 第47-48页 |
| ·分数像素运动估计模块总体实验仿真和验证 | 第48-49页 |
| ·仿真综合报告和对比 | 第49-50页 |
| ·本章小结 | 第50-53页 |
| 第六章 总结与展望 | 第53-55页 |
| ·总结 | 第53-54页 |
| ·展望 | 第54-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-60页 |