| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 1 绪论 | 第11-22页 |
| ·课题背景、目的及意义 | 第11-12页 |
| ·课题研究现状 | 第12-13页 |
| ·高速串行互连规范的选择 | 第13-20页 |
| ·PCI Express | 第14页 |
| ·串行Rapid IO | 第14-16页 |
| ·光纤通道（Fibre Channel，FC） | 第16-17页 |
| ·InifniBand | 第17页 |
| ·千兆以太网（Gigabit Ethernet） | 第17-18页 |
| ·Aurora | 第18-19页 |
| ·技术特性比较 | 第19-20页 |
| ·本论文内容和结构安排 | 第20-22页 |
| 2 互连设备实现结构设计 | 第22-41页 |
| ·关键技术 | 第22-33页 |
| ·8B/108 传输码 | 第22-25页 |
| ·Aurora 协议 | 第25-28页 |
| ·SERDES 技术 | 第28-30页 |
| ·RocketIO 技术 | 第30-33页 |
| ·互连设备实现结构设计 | 第33-41页 |
| ·物理层设计 | 第34-36页 |
| ·数据链路层设计 | 第36-41页 |
| 3 互连设备硬件及固件的设计 | 第41-59页 |
| ·互连设备板的组成及结构 | 第41-44页 |
| ·XC2VP20 FPGA | 第42-43页 |
| ·PCI 桥芯片 | 第43页 |
| ·FLASH | 第43-44页 |
| ·光收发器 | 第44页 |
| ·SDRAM | 第44页 |
| ·LED | 第44页 |
| ·FPGA 配置加载方式的设计 | 第44-46页 |
| ·QL5064 桥芯片固件的主要设计 | 第46-50页 |
| ·QL5064 PCI Core 特性 | 第46页 |
| ·QL5064 User FPGA 设计 | 第46-50页 |
| ·XC2VP20 FPGA 的主要设计 | 第50-53页 |
| ·设计方案Mode1 | 第50-51页 |
| ·设计方案Mode2 | 第51页 |
| ·设计方案Mode3 | 第51-52页 |
| ·设计方案Mode4 | 第52-53页 |
| ·RocketIO 的设计要点 | 第53-54页 |
| ·电源 | 第53页 |
| ·时钟 | 第53-54页 |
| ·高速差分信号线的布线 | 第54页 |
| ·互连设备在PCI 总线上的映射 | 第54-59页 |
| ·QL5064 PCI Core 控制和状态寄存器 | 第55-57页 |
| ·QL5064 User FPGA 控制和状态寄存器 | 第57页 |
| ·XC2VP20 FPGA 控制和状态寄存器 | 第57-59页 |
| 4 互连设备软件的设计与实现 | 第59-71页 |
| ·驱动程序调用方式的选择 | 第59-60页 |
| ·驱动程序的设计 | 第60-68页 |
| ·需要实现的函数 | 第60-63页 |
| ·任务同步和数据缓冲 | 第63-64页 |
| ·驱动程序的组成 | 第64-68页 |
| ·读写设备操作流程 | 第68页 |
| ·驱动例程实现的关键点 | 第68-71页 |
| 5 互连设备的对接测试 | 第71-76页 |
| ·测试平台和主要观测工具 | 第71-72页 |
| ·互连设备自回路测试 | 第72-73页 |
| ·互连设备对接测试 | 第73-76页 |
| 6 总结和展望 | 第76-78页 |
| ·研究工作的总结 | 第76-77页 |
| ·课题研究成果总结 | 第76-77页 |
| ·本人研究工作总结 | 第77页 |
| ·进一步研究方向 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间发表的学术论文目录 | 第81页 |