| 摘要 | 第1-6页 |
| ABSTRACT | 第6-17页 |
| 第一章 绪论 | 第17-23页 |
| ·课题研究背景 | 第17页 |
| ·课题研究现状与发展趋势 | 第17-20页 |
| ·本文研究的意义 | 第20-21页 |
| ·本文的主要工作与组织结构 | 第21-23页 |
| 第二章 数字调制信号识别原理分析 | 第23-42页 |
| ·数字调制原理 | 第23-24页 |
| ·常用数字调制信号识别方法 | 第24-37页 |
| ·基于瞬时特征提取的识别方法 | 第24-26页 |
| ·基于变换域的识别方法 | 第26-35页 |
| ·基于高阶累积量的识别方法 | 第35-37页 |
| ·常用分类决策方法 | 第37-41页 |
| ·决策树 | 第37-38页 |
| ·神经网络 | 第38-39页 |
| ·支持向量机 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第三章 基于 N 谱峰突出指数的调制识别算法设计及仿真 | 第42-65页 |
| ·识别原理介绍 | 第42-47页 |
| ·数字调制信号的一次谱和二次谱 | 第42-44页 |
| ·N 谱峰突出指数的定义 | 第44-46页 |
| ·数字调制信号的 N 谱峰突出指数仿真 | 第46-47页 |
| ·直接判决思想和识别算法设计 | 第47-56页 |
| ·直接识别判决原理 | 第47-52页 |
| ·识别算法框图 | 第52-54页 |
| ·识别算法性能仿真 | 第54-55页 |
| ·信号的存在性检查 | 第55-56页 |
| ·各种参数变化对识别的影响 | 第56-64页 |
| ·数据点数对识别的影响 | 第56-58页 |
| ·码元个数的影响 | 第58-59页 |
| ·成形滤波的影响 | 第59-60页 |
| ·不同整数倍采样率对识别的影响 | 第60页 |
| ·叠加帧数的影响 | 第60-64页 |
| ·本章小结 | 第64-65页 |
| 第四章 调制识别算法的 SDR 实现 | 第65-92页 |
| ·SDR 平台介绍 | 第65-74页 |
| ·概述 | 第65-66页 |
| ·部分平台外设接口介绍 | 第66-67页 |
| ·数据位数截取变换模块介绍 | 第67-72页 |
| ·叠加与不叠加的对比分析 | 第72-74页 |
| ·硬件任意帧叠加数据系统设计 | 第74-80页 |
| ·系统原理 | 第74页 |
| ·任意帧叠加原理 | 第74-76页 |
| ·叠加子模块设计 | 第76-78页 |
| ·二次谱数据系统设计 | 第78-80页 |
| ·硬件无叠加数据系统设计 | 第80-87页 |
| ·系统原理 | 第80页 |
| ·比特合并子系统设计 | 第80-84页 |
| ·VPSS 接口设置 | 第84-86页 |
| ·DSP 数据还原 | 第86-87页 |
| ·调制识别界面 GUI 设计 | 第87-91页 |
| ·DSP 与 GUI 交互设计 | 第87-89页 |
| ·GUI 界面设计 | 第89-91页 |
| ·本章小结 | 第91-92页 |
| 第五章 识别系统的性能测试及分析 | 第92-109页 |
| ·硬件无叠加系统识别测试 | 第92-98页 |
| ·硬件无叠加系统 64K 数据测试 | 第93-97页 |
| ·硬件无叠加系统 45K 数据测试 | 第97-98页 |
| ·硬件叠加系统识别测试 | 第98-108页 |
| ·硬件不同叠加次数总体识别比较 | 第98-102页 |
| ·各种调制信号叠加不同次数性能对比 | 第102-105页 |
| ·相同叠加次数时识别系统性能对比 | 第105-106页 |
| ·不同滚降因子识别性能对比 | 第106-107页 |
| ·整数倍采样与非整数倍采样对比 | 第107-108页 |
| ·本章小结 | 第108-109页 |
| 第六章 全文总结及未来工作 | 第109-111页 |
| ·全文总结 | 第109-110页 |
| ·未来工作建议 | 第110-111页 |
| 致谢 | 第111-112页 |
| 参考文献 | 第112-117页 |
| 个人简历 | 第117-118页 |
| 硕士研究生期间的研究成果 | 第118-119页 |