| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第一章 引言 | 第7-13页 |
| ·课题的来源及意义 | 第7页 |
| ·半导体存储器的分类及特点 | 第7-10页 |
| ·挥发性存储器 | 第8-9页 |
| ·非挥发性存储器 | 第9-10页 |
| ·半导体存储器的发展概况 | 第10-11页 |
| ·本论文的主要工作及技术要点 | 第11-12页 |
| ·小结 | 第12-13页 |
| 第二章 256Kb SRAM整体结构 | 第13-24页 |
| ·系统结构框图及其描述 | 第13-14页 |
| ·SRAM存储单元 | 第14-16页 |
| ·标准CMOS存储单元 | 第14-15页 |
| ·电阻负载的存储单元 | 第15-16页 |
| ·TFT负载的存储单元 | 第16页 |
| ·SRAM单元工作原理 | 第16-18页 |
| ·数据写入 | 第16-17页 |
| ·数据读出 | 第17-18页 |
| ·数据保持 | 第18页 |
| ·存储单元设计所注意的问题 | 第18-21页 |
| ·地址译码器 | 第21页 |
| ·灵敏放大器 | 第21-22页 |
| ·输入/输出控制和地址缓冲电路 | 第22页 |
| ·地址变化探测(ATD)电路 | 第22-23页 |
| ·小结 | 第23-24页 |
| 第三章 SRAM关键电路设计 | 第24-39页 |
| ·译码器的设计 | 第24-27页 |
| ·预译码 | 第24-26页 |
| ·译码器的布局 | 第26-27页 |
| ·仿真与分析 | 第27页 |
| ·灵敏放大器的设计 | 第27-36页 |
| ·位线放电速度 | 第28-29页 |
| ·灵敏放大器的原理及分类 | 第29-33页 |
| ·灵敏放大器的层次化设计 | 第33-36页 |
| ·电压基准源 | 第36-37页 |
| ·地址探测电路(ATD) | 第37-38页 |
| ·小结 | 第38-39页 |
| 第四章 存储阵列的优化设计 | 第39-46页 |
| ·存储器一般结构 | 第39-40页 |
| ·存储器的分割 | 第40-41页 |
| ·分级字线(Divided Word Line)的结构和特点 | 第41-42页 |
| ·分级位线(Divided Bit Line)的结构和特点 | 第42-44页 |
| ·仿真结果 | 第44-45页 |
| ·小结 | 第45-46页 |
| 第五章 总体仿真 | 第46-50页 |
| ·SRAM总体电路 | 第46-47页 |
| ·仿真结果 | 第47-49页 |
| ·小结 | 第49-50页 |
| 第六章 总结与展望 | 第50-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 攻读硕士学位期间公开发表的论文 | 第55页 |