数字脉压与恒虚警检测器的FPGA实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·引言 | 第8-9页 |
| ·论文的主要工作及内容安排 | 第9-12页 |
| ·论文的主要工作 | 第9页 |
| ·论文内容安排 | 第9-12页 |
| 第二章 数字脉冲压缩的基本原理及其实现方法 | 第12-24页 |
| ·数字脉冲压缩及其实现方法 | 第12-15页 |
| ·数字脉冲压缩的定义及优点 | 第12-13页 |
| ·数字脉压的实现方法 | 第13-15页 |
| ·FFT的基本原理与算法设计 | 第15-20页 |
| ·快速傅立叶变换 | 第16页 |
| ·傅立叶变换快速算法硬件实现的选择 | 第16-20页 |
| ·专用FFT处理器硬件结构的选择 | 第20-22页 |
| ·递归结构 | 第20页 |
| ·级联结构 | 第20-21页 |
| ·并行结构 | 第21页 |
| ·阵列结构 | 第21-22页 |
| ·总结 | 第22页 |
| ·本章小节 | 第22-24页 |
| 第三章 基于FPGA的数字脉压系统的设计与实现 | 第24-40页 |
| ·数字脉压的总体设计及其各个模块的实现 | 第24-31页 |
| ·Virtex-II系列芯片 | 第24-25页 |
| ·数字脉压的总体设计 | 第25-26页 |
| ·快速傅立叶正变换与反变换的实现 | 第26-30页 |
| ·滤波器的设计与实现 | 第30-31页 |
| ·数字脉压的仿真验证及其性能分析 | 第31-37页 |
| ·数字脉压的仿真方法及其仿真结果 | 第31-36页 |
| ·数字脉压系统的性能分析 | 第36-37页 |
| ·设计优化建议 | 第37-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 恒虚警检测器 | 第40-48页 |
| ·恒虚警的概念 | 第40-41页 |
| ·发现概率与虚警概率 | 第40页 |
| ·恒虚警 | 第40-41页 |
| ·恒虚警检测器 | 第41-44页 |
| ·均值类恒虚警检测器 | 第41-42页 |
| ·有序统计量类恒虚警检测器 | 第42-43页 |
| ·两个改进方案 | 第43-44页 |
| ·常见恒虚警检测器的性能比较 | 第44-46页 |
| ·本章小结 | 第46-48页 |
| 第五章 GO-CFAR检测器的FPGA实现 | 第48-56页 |
| ·选大恒虚警检测器的设计与实现 | 第48-51页 |
| ·数据相关性 | 第48页 |
| ·选大恒虚警的设计与实现 | 第48-51页 |
| ·恒虚警检测器的仿真验证及其性能分析 | 第51-54页 |
| ·选大恒虚警检测器的仿真方法及其仿真结果 | 第51-53页 |
| ·选大恒虚警检测器的性能分析 | 第53-54页 |
| ·设计优化建议及其进一步的工作 | 第54页 |
| ·本章小结 | 第54-56页 |
| 第六章 结束语 | 第56-58页 |
| 致谢 | 第58-60页 |
| 参考文献 | 第60-62页 |
| 在读期间研究成果 | 第62页 |
