H.264全解码芯片设计
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-12页 |
| 第1章 绪论 | 第12-18页 |
| ·背景 | 第12页 |
| ·数字视频压缩技术简介 | 第12-13页 |
| ·数字视频压缩技术的发展 | 第13-15页 |
| ·本课题的研究意义 | 第15-16页 |
| ·H.264的优势 | 第15-16页 |
| ·H.264硬件解码器的优势 | 第16页 |
| ·H.264/AVC硬件实现的市场应用方向和前景 | 第16页 |
| ·本课题的研究内容 | 第16-17页 |
| ·本文的篇章结构 | 第17-18页 |
| 第2章 H.264视频压缩标准的基本原理 | 第18-31页 |
| ·H.264压缩算法的特点 | 第18-19页 |
| ·H.264解码器原理介绍 | 第19-30页 |
| ·熵解码模块 | 第20-22页 |
| ·帧内预测 | 第22-23页 |
| ·帧间预测 | 第23-26页 |
| ·量化 | 第26-27页 |
| ·变换 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 H.264解码芯片架构设计 | 第31-41页 |
| ·SoC设计理论 | 第31-32页 |
| ·系统软硬件划分 | 第32-33页 |
| ·系统的软硬件协同设计 | 第33-36页 |
| ·H.264解码器软硬件协同设计的仿真平台 | 第33-34页 |
| ·H.264解码器软硬件协同设计的加速验证环节 | 第34-35页 |
| ·H.264解码器软硬件协同设计的系统集成 | 第35-36页 |
| ·解码器设计中IP的复用 | 第36-37页 |
| ·解码器架构的选择 | 第37-40页 |
| ·集中式解码器架构 | 第37-38页 |
| ·数据通道(Data Path)式解码器架构 | 第38页 |
| ·设计中采用的解码器架构 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 部分硬件加速模块的设计 | 第41-72页 |
| ·CCIU硬件加速模块设计 | 第41-43页 |
| ·IQ/IDCT硬件加速模块设计 | 第43-56页 |
| ·IQ/IDCT简介 | 第44-46页 |
| ·反Zigzag扫描 | 第46-47页 |
| ·反量化 | 第47-50页 |
| ·变换 | 第50-56页 |
| ·MVC硬件加速模块设计 | 第56-71页 |
| ·H.264中运动矢量重建算法简介 | 第56-58页 |
| ·空间模式以及复制模式 | 第58-62页 |
| ·时间模式运动矢量重建 | 第62-65页 |
| ·ReadMv模式运动矢量重建 | 第65-70页 |
| ·MVC模块中的控制单元的设计 | 第70-71页 |
| ·本章小节 | 第71-72页 |
| 第5章 FPGA验证平台 | 第72-76页 |
| ·硬件平台简介 | 第72-74页 |
| ·验证流程介绍 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第6章 设计验证和实现结果 | 第76-81页 |
| ·设计验证结果 | 第76-78页 |
| ·CCIU模块仿真结 | 第76页 |
| ·IQ/IDCT模块仿真结果 | 第76-77页 |
| ·MVC模块仿真结果 | 第77页 |
| ·整体仿真以及验证结果 | 第77-78页 |
| ·设计中部分综合报告 | 第78-79页 |
| ·结论与比较 | 第79-81页 |
| 第7章 总结与展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第87页 |
