QAM解调芯片中的解扰电路的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪言 | 第8-13页 |
| ·数字电视概述 | 第8-9页 |
| ·数字电视的发展历史 | 第8-9页 |
| ·数字电视的特点 | 第9页 |
| ·数字电视分类 | 第9页 |
| ·DVB 标准介绍 | 第9-10页 |
| ·课题的提出 | 第10-12页 |
| ·论文结构 | 第12-13页 |
| 第二章 DVB-C 标准系统架构 | 第13-21页 |
| ·DVB-C 标准 | 第13页 |
| ·DVB-C 标准系统架构介绍 | 第13-20页 |
| ·加解扰技术在系统中的作用 | 第20-21页 |
| ·能量扩散 | 第20页 |
| ·提供定时信息 | 第20-21页 |
| 第三章 伪随机序列和帧同步理论 | 第21-31页 |
| ·伪随机序列理论 | 第21-24页 |
| ·反馈移位寄存器理论 | 第21-22页 |
| ·m 序列特性 | 第22-24页 |
| ·帧同步理论 | 第24-31页 |
| ·同步原理 | 第24-25页 |
| ·帧同步性能的估算 | 第25-27页 |
| ·帧同步系统的性能 | 第27-29页 |
| ·帧同步的保护 | 第29-31页 |
| 第四章 解扰电路的ASIC 实现 | 第31-53页 |
| ·ASIC 设计的分类和流程 | 第31-33页 |
| ·ASIC 设计的分类方法 | 第31页 |
| ·ASIC 设计的主要流程 | 第31-33页 |
| ·DVB-C 系统的加解扰方案 | 第33-34页 |
| ·解扰电路的设计 | 第34-38页 |
| ·解扰电路的并行化处理 | 第34-37页 |
| ·帧同步方案 | 第37-38页 |
| ·解扰电路各模块的ASIC 实现 | 第38-47页 |
| ·解扰电路的结构框图 | 第38-39页 |
| ·并行扰码生成电路 | 第39-41页 |
| ·帧同步电路 | 第41-45页 |
| ·B8_(HEX) 取反电路 | 第45-46页 |
| ·异或模块 | 第46-47页 |
| ·解扰电路的控制 | 第47-50页 |
| ·FEC 模块的帧同步电路 | 第47-50页 |
| ·解扰电路的IIC 控制 | 第50页 |
| ·解扰电路逻辑仿真 | 第50-52页 |
| ·解扰电路版图实现 | 第52-53页 |
| 结束语 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 在学期间发表的论文清单 | 第57页 |
