符合DVB-T标准的维特比译码器的实现研究
| 第一章 绪论 | 第1-15页 |
| ·引言 | 第10页 |
| ·差错控制编码技术及DVB-T接收系统简介 | 第10-12页 |
| ·本论文的选题意义和研究内容 | 第12-15页 |
| 第二章 Viterbi算法原理 | 第15-32页 |
| ·卷积码基础 | 第15-20页 |
| ·维特比译码算法原理 | 第20-29页 |
| ·卷积码的增信删余及其译码 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 维特比译码器的结构及优化 | 第32-59页 |
| ·引言 | 第32页 |
| ·Viterbi译码器的框架结构 | 第32-33页 |
| ·基二和基四维特比算法 | 第33-36页 |
| ·路径度量溢出处理方法 | 第36-38页 |
| ·改进的T算法 | 第38-41页 |
| ·PMU模块的结构设计及低功耗优化 | 第41-49页 |
| ·幸存度量管理模块(SMU)的结构设计 | 第49-58页 |
| ·本章小结 | 第58-59页 |
| 第四章 维特比译码器的硬件实现 | 第59-75页 |
| ·维特比译码器的系统结构 | 第59页 |
| ·解增信删余模块设计 | 第59-62页 |
| ·分支度量计算模块(BMU)的设计 | 第62-63页 |
| ·基于M-T算法的PMU模块的实现 | 第63-71页 |
| ·SMU模块的实现 | 第71-73页 |
| ·BER监控模块的设计与实现 | 第73-74页 |
| ·小结 | 第74-75页 |
| 第五章 维特比译码器的FPGA实现和功能验证 | 第75-82页 |
| ·基于FPGA的数字设计流程 | 第75-76页 |
| ·系统设计方案 | 第76-78页 |
| ·功能仿真与综合结果分析 | 第78-79页 |
| ·FPGA验证结果 | 第79-81页 |
| ·小结 | 第81-82页 |
| 第六章 小结与展望 | 第82-84页 |
| ·论文小结 | 第82-83页 |
| ·展望 | 第83-84页 |
| 附录A | 第84-85页 |
| 攻读硕士学位期间发表的学术论文目录 | 第85页 |
| 攻读硕士学位期间申请和获得专利情况 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 致谢 | 第89页 |
