基于DSP的图像增强系统的研究与实现
| 第一章 绪论 | 第1-13页 |
| 1．1 课题的研究意义 | 第8-9页 |
| 1．2 国内外现状分析 | 第9-11页 |
| 1．3 本课题的研究内容及论文结构安排 | 第11-13页 |
| 第二章 图像增强系统硬件设计 | 第13-36页 |
| 2．1 硬件总体设计 | 第13-14页 |
| 2．2 数据处理DSP | 第14-17页 |
| 2．2．1 数字信号处理器(DSP)简介 | 第14-15页 |
| 2．2．2 TMS320VC5402简介 | 第15-17页 |
| 2．3 DSP的外围电路设计 | 第17-19页 |
| 2．3．1 电源电路设计 | 第17-18页 |
| 2．3．2 时钟电路设计 | 第18-19页 |
| 2．4 DSP与存储器的接口电路设计 | 第19-30页 |
| 2．4．1 VC5402的存储资源分配情况 | 第20-23页 |
| 2．4．2 VC5402与存储器分配有关的信号 | 第23-24页 |
| 2．4．3 存储器资源配置方案 | 第24-25页 |
| 2．4．4 程序存储器空间的扩展 | 第25-26页 |
| 2．4．5 数据存储器空间的扩展 | 第26-29页 |
| 2．4．6 FIFO缓存器的接口电路设计 | 第29-30页 |
| 2．5 图像采集电路设计 | 第30-33页 |
| 2．5．1 采集方案的选择 | 第30-31页 |
| 2．5．2 SAA7111A的特点及功能实现 | 第31-33页 |
| 2．6 UART接口电路设计 | 第33-34页 |
| 2．7 本章小结 | 第34-36页 |
| 第三章 图像采集模块设计 | 第36-50页 |
| 3．1 视频信号的特点 | 第36-37页 |
| 3．2 SAA7111A初始化实现 | 第37-43页 |
| 3．2．1 I~2C总线协议 | 第38-39页 |
| 3．2．2 I~2C总线的硬件实现 | 第39-41页 |
| 3．2．3 SAA7111A初始化 | 第41-43页 |
| 3．3 图像采集的实现 | 第43-48页 |
| 3．3．1 7128S84的特点及其功能实现 | 第44-45页 |
| 3．3．2 采集系统的工作原理与工作过程 | 第45-46页 |
| 3．3．3 图像采集时序控制的实现 | 第46-47页 |
| 3．3．4 CPLD和 DSP间总线出让协议 | 第47-48页 |
| 3．4 本章小结 | 第48-50页 |
| 第四章 图像增强系统软件设计 | 第50-69页 |
| 4．1 系统软件总体结构 | 第50-52页 |
| 4．2 DSP程序自举加载模块 | 第52-53页 |
| 4．3 系统初始化模块 | 第53-54页 |
| 4．4 图像增强处理模块 | 第54-64页 |
| 4．4．1 图像增强方法简介 | 第54-58页 |
| 4．4．2 直方图均衡化图像增强算法 | 第58-59页 |
| 4．4．3 高频提升滤波图像增强算法 | 第59-60页 |
| 4．4．4 混合图像增强算法及其实现 | 第60-61页 |
| 4．4．5 实验结果 | 第61-64页 |
| 4．5 串行通信模块 | 第64-68页 |
| 4．5．1 通用控制器TL16C550C简介 | 第64-67页 |
| 4．5．2 串行通信的实现 | 第67-68页 |
| 4．6 本章小结 | 第68-69页 |
| 结论与展望 | 第69-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第79页 |
