嵌入式处理器内存管理单元的设计和验证

摘要	第1-3页
Abstract	第3-6页
1 绪论	第6-15页
·课题的背景及研究意义	第6-8页
·虚拟存储技术及其研究现状	第8-14页
·页表组织	第9-11页
·地址转换后备缓冲器(TLB)	第11-13页
·地址空间保护和内存共享	第13-14页
·本文所作的工作及内容安排	第14-15页
2 CK-CORE体系结构研究	第15-27页
·总体结构	第15-17页
·指令流水线	第17-20页
·高速缓存(Cache)结构	第20-25页
·协处理单元(CPO)	第25页
·本章小结	第25-27页
3 内存管理单元的设计方法	第27-49页
·概述	第27-29页
·微体系结构	第29-31页
·数据通路设计	第31-45页
·MMU寄存器组	第31-36页
·TLB表项结构	第36-38页
·Micro TLB	第38-41页
·Joint TLB	第41-45页
·MMU异常	第45-47页
·本章小结和实现结果	第47-49页
4 内存管理单元的验证流程	第49-59页
·模块验证	第49-51页
·ISA参考模型	第51-53页
·系统验证	第53-58页
·本章小结	第58-59页
结束语	第59-60页
参考文献	第60-62页
致谢	第62-63页
附录：图表索引	第63-64页