基于DSP的语音编解码器的研究
摘要 | 第1-4页 |
ABSTRACT | 第4-7页 |
第1章 引言 | 第7-10页 |
1.1 语音编码的发展状况 | 第7-8页 |
1.2 语音编码器的属性 | 第8-9页 |
1.2.1 编码质量 | 第8-9页 |
1.2.2 编码速率 | 第9页 |
1.2.3 复杂度 | 第9页 |
1.2.4 编解码延时 | 第9页 |
1.3 本文的主要研究内容 | 第9-10页 |
第二章 G.729算法分析 | 第10-32页 |
2.1 语音压缩编码基本原理 | 第10页 |
2.2 CELP编码算法 | 第10-12页 |
2.2.1 CELP编码原理 | 第10-11页 |
2.2.2 CELP码本搜索算法 | 第11-12页 |
2.3 CS-ACELP算法原理 | 第12-32页 |
2.3.1 CS-ACELP编码原理 | 第13-26页 |
2.3.1.1 预处理 | 第14页 |
2.3.1.2 线性预测分析和量化 | 第14-18页 |
2.3.1.3 知觉加权 | 第18-19页 |
2.3.1.4 开环基音分析 | 第19-20页 |
2.3.1.5 脉冲响应的计算 | 第20页 |
2.3.1.6 目标信号的计算 | 第20页 |
2.3.1.7 自适应码本搜索 | 第20-22页 |
2.3.1.8 固定码本搜索 | 第22-24页 |
2.3.1.9 增益的量化 | 第24-25页 |
2.3.1.10 修改存储器 | 第25-26页 |
2.3.2 CS-ACELP解码原理 | 第26-30页 |
2.3.2.1 参数解码 | 第26-27页 |
2.3.2.2 重构语音信号 | 第27页 |
2.3.2.3 后置处理 | 第27-30页 |
2.3.3 编解码器的初始化 | 第30页 |
2.3.4 帧删除处理 | 第30-32页 |
第3章 DSP芯片介绍 | 第32-37页 |
3.1 DSP的发展及应用 | 第32-33页 |
3.1.1 DSP的发展 | 第32页 |
3.1.2 DSP芯片的应用 | 第32-33页 |
3.2 DSP芯片主要特点 | 第33-34页 |
3.2.1 哈佛结构 | 第33页 |
3.2.2 流水线操作 | 第33-34页 |
3.2.3 多总线结构 | 第34页 |
3.2.4 多处理单元结构 | 第34页 |
3.2.5 特殊的指令集 | 第34页 |
3.2.6 丰富的外设 | 第34页 |
3.3 DSP开发工具 | 第34-36页 |
3.3.1 代码生成工具 | 第34-35页 |
3.3.2 代码调试工具 | 第35-36页 |
3.3.2.1 软仿真器(Simulator) | 第35页 |
3.3.2.2 DSK系列评估工具 | 第35页 |
3.3.2.3 标准评估模块(EVM) | 第35页 |
3.3.2.4 硬件仿真器(Emulator) | 第35-36页 |
3.4 集成开发环境CCS | 第36-37页 |
第4章 系统硬件设计 | 第37-44页 |
4.1 硬件结构 | 第37-41页 |
4.1.1 TMS320VC5409-100简介 | 第37-39页 |
4.1.1.1 CPU | 第38页 |
4.1.1.2 总线结构 | 第38页 |
4.1.1.3 片内存储器 | 第38页 |
4.1.1.4 片内外设 | 第38-39页 |
4.1.1.5 六级流水线操作 | 第39页 |
4.1.2 TLC320AD50C | 第39-40页 |
4.1.3 PCI接口芯片PCI2040 | 第40-41页 |
4.2 AD50C与DSP接口设计 | 第41-42页 |
4.2.1 多通道缓冲串口McBSP | 第41-42页 |
4.2.2 AD50C与DSP的接口连接 | 第42页 |
4.3 PCI接口设计 | 第42-43页 |
4.4 电源设计 | 第43页 |
4.5 DSP的时钟设定 | 第43-44页 |
第5章 系统软件设计 | 第44-48页 |
5.1 系统软件结构 | 第44-46页 |
5.1.1 主程序模块 | 第44页 |
5.1.2 初始化程序模块 | 第44-45页 |
5.1.3 串行口中断程序模块 | 第45页 |
5.1.4 编解码程序模块 | 第45-46页 |
5.2 软件开发与优化 | 第46-47页 |
5.3 代码调试及实验结果 | 第47-48页 |
结束语 | 第48-49页 |
致谢 | 第49-50页 |
参考文献 | 第50页 |