| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第8-11页 |
| ·研究背景 | 第8页 |
| ·研究思路及内容 | 第8-9页 |
| ·本文的创新点 | 第9页 |
| ·论文结构安排 | 第9-11页 |
| 第二章 分组密码算法实现研究 | 第11-20页 |
| ·分组密码的处理模型 | 第11-12页 |
| ·基于 ASIP的分组密码算法实现研究 | 第12-14页 |
| ·面向密码处理的ASIP实现分析 | 第12-13页 |
| ·分组密码 ASIP的VLIW体系结构 | 第13-14页 |
| ·VLIW架构中开发指令级并行的问题 | 第14页 |
| ·分组密码 ASIP的关键技术 | 第14-19页 |
| ·分簇式设计技术 | 第15-16页 |
| ·指令级并行开发技术 | 第16-17页 |
| ·线程级并行开发技术 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 分组密码 ASIP分簇式架构研究及设计 | 第20-32页 |
| ·分组密码的静态处理特征 | 第20-21页 |
| ·分组密码运算参数的多样性 | 第20-21页 |
| ·分组密码计算结构的多样性 | 第21页 |
| ·分组密码 ASIP的分簇式架构 | 第21-27页 |
| ·字宽簇执行模式 | 第22-24页 |
| ·超字宽簇执行模式 | 第24-25页 |
| ·簇间的数据交互机制 | 第25-27页 |
| ·字宽簇中操作级并行的开发方案 | 第27-30页 |
| ·分组密码的细粒度并行处理特性 | 第27-28页 |
| ·字宽簇中操作级并行实现研究 | 第28-29页 |
| ·部分异构的操作级并行开发方案 | 第29-30页 |
| ·本章小结 | 第30-32页 |
| 第四章 分组密码 ASIP流水线研究及设计 | 第32-43页 |
| ·分组密码的动态处理特征 | 第32-34页 |
| ·分组密码的分支规律性 | 第32-33页 |
| ·分组密码的数据相关性 | 第33-34页 |
| ·流水线结构及微结构设计 | 第34-39页 |
| ·流水线冲突的解决 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 分组密码 ASIP多线程处理模式研究及设计 | 第43-52页 |
| ·分组密码的粗粒度并行处理特性 | 第43-44页 |
| ·分组密码 ASIP的多线程处理模式 | 第44-48页 |
| ·多分组并行处理研究 | 第44-45页 |
| ·非对称多线程处理模式 | 第45-48页 |
| ·性能提升与资源设置的权衡 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 第六章 分组密码 ASIP的实现、验证及性能分析 | 第52-62页 |
| ·逻辑实现及验证 | 第52-55页 |
| ·RTL实现 | 第52页 |
| ·逻辑验证 | 第52-55页 |
| ·物理实现及验证 | 第55-57页 |
| ·FPGA实现及验证 | 第55-57页 |
| ·ASIC初步实现及验证 | 第57页 |
| ·实现结果分析 | 第57-61页 |
| ·处理灵活性分析 | 第57-58页 |
| ·处理性能分析 | 第58-61页 |
| ·本章小结 | 第61-62页 |
| 第七章 总结与展望 | 第62-64页 |
| ·总结 | 第62-63页 |
| ·展望 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 附录A | 第67-76页 |
| 附录B | 第76-80页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第80-82页 |
| 致谢 | 第82页 |