| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-25页 |
| ·课题研究的意义和本文的结构 | 第7-8页 |
| ·课题研究的目的和意义 | 第7-8页 |
| ·论文的结构 | 第8页 |
| ·频率合成的概念及其发展 | 第8-13页 |
| ·频率合成的概念 | 第8-9页 |
| ·频率合成技术的发展 | 第9-13页 |
| ·频率合成器的基本实现方法 | 第13-20页 |
| ·直接模拟频率合成(DAFS)技术 | 第13-14页 |
| ·间接频率合成技术（锁相环（PLL）频率合成技术） | 第14-18页 |
| ·直接数字频率合成（DDFS）技术 | 第18-20页 |
| ·信号源的主要性能指标 | 第20-25页 |
| ·频率特性 | 第21-22页 |
| ·幅度特性 | 第22-23页 |
| ·频谱特性 | 第23页 |
| ·扫描特性 | 第23-24页 |
| ·调制特性 | 第24页 |
| ·其他特性 | 第24-25页 |
| 第二章 锁相频率合成技术 | 第25-45页 |
| ·锁相环的组成部件及其工作原理 | 第25-36页 |
| ·鉴相器与电荷泵 | 第25-30页 |
| ·环路滤波器 | 第30-34页 |
| ·压控振荡器 | 第34-35页 |
| ·分频器 | 第35-36页 |
| ·锁相环环路性能分析 | 第36-45页 |
| ·锁相环的线性化模型与传递函数 | 第36-39页 |
| ·锁相环的性能分析 | 第39-42页 |
| ·锁相环的工作过程 | 第42-45页 |
| 第三章 锁相环相位噪声分析 | 第45-55页 |
| ·锁相环相位噪声分析 | 第45-47页 |
| ·相位噪声的概念 | 第45-46页 |
| ·信号的频谱示意图以及相位噪声图 | 第46-47页 |
| ·锁相环相位噪声的来源和抑制 | 第47-52页 |
| ·主要部件的噪声及估算方法 | 第47-50页 |
| ·锁相环对相位噪声的抑制 | 第50-52页 |
| ·抑制小数分频锁相环相位噪声的∑－△调制技术 | 第52-55页 |
| 第四章 低噪声宽频带锁相频率合成器的设计 | 第55-64页 |
| ·总体方案介绍 | 第55-56页 |
| ·总体方案介绍 | 第55-56页 |
| ·课题完成情况 | 第56页 |
| ·小数分频模块 | 第56-59页 |
| ·模块介绍 | 第57-58页 |
| ·环路的锁定 | 第58页 |
| ·环路的稳定性 | 第58-59页 |
| ·本振模块 | 第59-60页 |
| ·模块与芯片介绍 | 第59页 |
| ·仿真结果 | 第59-60页 |
| ·控制模块 | 第60-61页 |
| ·混频模块和信号调理 | 第61-64页 |
| ·混频模块 | 第61-62页 |
| ·信号调理模块 | 第62-64页 |
| 第五章 结束语 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 作者在读期间研究成果 | 第68-69页 |
| 附录 | 第69-75页 |