| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-14页 |
| ·研究背景 | 第10页 |
| ·数字电视系统的发展及现状 | 第10-11页 |
| ·数字内容管理器(DCM)的研究背景 | 第11-13页 |
| ·本课题研究目的及内容 | 第13-14页 |
| ·课题研究目的 | 第13页 |
| ·课题研究内容 | 第13-14页 |
| 第2章 数字内容管理器(DCM)系统方案设计 | 第14-20页 |
| ·数字电视前端系统总体框图 | 第14-15页 |
| ·基于数字内容管理器(DCM的数字电视系统及典型应用 | 第15-17页 |
| ·数字内容管理器(DCM)系统的硬件方案设计 | 第17-18页 |
| ·数字内容管理器(DCM)系统的FPGA方案设计 | 第18-19页 |
| ·木章小结 | 第19-20页 |
| 第3章 QuartusⅡ开发环境 | 第20-30页 |
| ·QuartusⅡ开发环境简介 | 第20-22页 |
| ·概述 | 第20-21页 |
| ·QuartusⅡ开发环境主要特点 | 第21-22页 |
| ·QuartusⅡ开发流程简介 | 第22-28页 |
| ·自顶向下的设计方法概述 | 第22-23页 |
| ·典型的FPGA开发流程 | 第23-27页 |
| ·基于QuartusⅡ的FPGA开发流程 | 第27-28页 |
| ·FPGA设计的目标和要求 | 第28-29页 |
| ·可读性 | 第28-29页 |
| ·可重复性 | 第29页 |
| ·可测性 | 第29页 |
| ·本章小结 | 第29-30页 |
| 第4章 数据内容管理器(DCM)的系统与模块划分 | 第30-38页 |
| ·数字电视系统的部分术语和缩写 | 第30-31页 |
| ·数字内容管理器(DCM)FPGA系统方案 | 第31-32页 |
| ·数字内容管理器FPGA系统设计 | 第32-37页 |
| ·数据处理板的功能 | 第32-33页 |
| ·FPGA系统基本模块划分 | 第33页 |
| ·FPGA系统各模块功能 | 第33-37页 |
| ·本章小结 | 第37-38页 |
| 第5章 数据内容管理器(DCM)FPGA设计及实现 | 第38-71页 |
| ·概述 | 第38页 |
| ·数据内容管理器的FPGA系统结构和各模块实现 | 第38-70页 |
| ·FPGA系统的模块结构 | 第38-39页 |
| ·数据接收模块 | 第39-43页 |
| ·基于PID的解复用/复用模块 | 第43-47页 |
| ·PCR校验模块 | 第47-50页 |
| ·基于TS流的数字电视系统节目信息处理模块 | 第50-52页 |
| ·外部存储DDR2 SDRAM的读写操作模块 | 第52-56页 |
| ·加扰模块 | 第56-58页 |
| ·内部通信协议模块 | 第58-66页 |
| ·数据输出模块 | 第66-68页 |
| ·各级缓存之间的存取关系 | 第68-70页 |
| ·数据内容管理器FPGA系统的功能特点 | 第70页 |
| ·系统测试 | 第70页 |
| ·本章小结 | 第70-71页 |
| 第6章 总结与展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73页 |