基于FPGA的单向网闸专用控制系统的设计与实现
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 绪论 | 第11-14页 |
| ·引言 | 第11页 |
| ·单向网闸及发展现状 | 第11-12页 |
| ·研究的目的和意义 | 第12-13页 |
| ·研究的内容 | 第13页 |
| ·论文主要内容以及组织结构 | 第13-14页 |
| 2 差错控制编码理论 | 第14-23页 |
| ·信道编码定理 | 第14-15页 |
| ·差错控制编码 | 第15-18页 |
| ·差错类型 | 第15-16页 |
| ·差错控制方式 | 第16-18页 |
| ·CRC校验 | 第18-19页 |
| ·RS码 | 第19-22页 |
| ·RS码的基本概念 | 第19-20页 |
| ·循环码 | 第20-21页 |
| ·BCH码 | 第21页 |
| ·RS码 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 3 发送端控制板设计 | 第23-39页 |
| ·发送端整体结构 | 第23-25页 |
| ·UART接收器设计 | 第25-28页 |
| ·UART接收器设计要求 | 第25-26页 |
| ·UART接收器设计 | 第26-28页 |
| ·CRC校验器设计 | 第28-31页 |
| ·按位串行计算CRC | 第28-29页 |
| ·按字节并行计算CRC | 第29-31页 |
| ·RS编码器 | 第31-34页 |
| ·RS编码算法 | 第31-32页 |
| ·GF(2~8)域加法器和乘法器设计 | 第32-33页 |
| ·RS编码器设计 | 第33-34页 |
| ·8B/10B编码器设计 | 第34-39页 |
| ·光纤线路编码原理 | 第34-35页 |
| ·8B/10B编码原理 | 第35-37页 |
| ·8B/10B编码器设计 | 第37-39页 |
| 4 接收端控制板设计 | 第39-48页 |
| ·接收端整体结构 | 第39-40页 |
| ·8B/10B解码器设计 | 第40-41页 |
| ·RS解码器 | 第41-47页 |
| ·伴随式求解 | 第42-43页 |
| ·错误位置多项式求解 | 第43-45页 |
| ·求解错误位置多项式的根 | 第45页 |
| ·错误值的求解 | 第45-46页 |
| ·基于IP核的RS(255,223)解码器设计 | 第46-47页 |
| ·UART发送器设计 | 第47-48页 |
| 5 软硬件实现及验证 | 第48-65页 |
| ·FPGA技术 | 第48-52页 |
| ·FPGA简介 | 第48-50页 |
| ·FPGA开发流程 | 第50-52页 |
| ·功能仿真及调试 | 第52-61页 |
| ·功能仿真 | 第52-60页 |
| ·在线调试 | 第60-61页 |
| ·上位机软件设计与实现 | 第61页 |
| ·程序编写思路和方案 | 第61-65页 |
| ·数据格式设计及主要功能逻辑 | 第61-62页 |
| ·设计要点 | 第62-64页 |
| ·测试结果与验证 | 第64-65页 |
| 6 结论及展望 | 第65-66页 |
| ·全文总结 | 第65页 |
| ·工作展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 学位论文数据集 | 第69页 |
