基于DDS和PLL相结合的频率合成器设计

摘要	第1-5页
ABSTRACT	第5-7页
第1章 绪论	第7-12页
·研究背景	第7-9页
·研究现状	第9-10页
·论文的主要工作和结构安排	第10-12页
第2章 锁相环路的理论分析	第12-18页
·锁相环的基本组成	第12-13页
·锁相环的工作原理	第13-15页
·鉴相器	第13-14页
·低通滤波器	第14页
·压控振荡器	第14-15页
·锁相环路的工作过程	第15-16页
·锁相环路的噪声分析	第16-18页
第3章 直接数字合成的理论分析	第18-22页
·直接数字合成的组成	第18-19页
·直接数字合成的原理	第19-20页
·直接数字合成的噪声分析	第20-22页
·相位截断引入的杂散	第20-21页
·幅度量化引入的杂散	第21页
·DAC转换引入的杂散	第21-22页
第4章 PLL结合DDS的频率合成器设计	第22-43页
·系统设计方案	第22-24页
·系统的基本设计原理	第22-24页
·系统设计的设计指标	第24页
·锁相环频率合成器的设计	第24-31页
·方案设计	第24-25页
·各电路部件的实现	第25-29页
·PLL的系统仿真	第29-31页
·DDS设计与仿真	第31-38页
·系统设计方案	第31-35页
·DDS系统SIMULINK模型的建立和仿真	第35-38页
·电路设计与测试	第38-42页
·DDS模块的电路设计与测设	第38-41页
·PLL电路的设计	第41-42页
·下一步工作	第42-43页
第5章 总结与展望	第43-45页
参考文献	第45-48页
攻读学位期间发表的学术论文	第48-49页
致谢	第49页