| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 1 绪论 | 第9-13页 |
| 1.1 论文选题背景及意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-11页 |
| 1.3 论文的主要研究内容和结构安排 | 第11-13页 |
| 2 基于System Generator的数字锁相放大器原理分析 | 第13-27页 |
| 2.1 相关函数与相关检测的原理 | 第13-15页 |
| 2.1.1 相关函数 | 第13-14页 |
| 2.1.2 相关检测 | 第14-15页 |
| 2.2 锁相放大器的基本原理 | 第15-21页 |
| 2.2.1 模拟锁相放大器 | 第15-18页 |
| 2.2.2 数字正交矢量锁相放大器 | 第18-20页 |
| 2.2.3 模拟与数字锁相放大器的比较 | 第20-21页 |
| 2.3 System Generator | 第21-25页 |
| 2.3.1 System Generator常用基本概念 | 第21-22页 |
| 2.3.2 System Generator开发流程 | 第22页 |
| 2.3.3 System Generator的重要模块和相关快速验证方式 | 第22-25页 |
| 2.4 本章小结 | 第25-27页 |
| 3 基于System Generator的数字锁相放大器硬件实现 | 第27-41页 |
| 3.1 基于System Generator的数字锁相放大器设计方案 | 第27页 |
| 3.2 前置放大器与滤波电路设计 | 第27-30页 |
| 3.2.1 前置放大芯片的选用 | 第27-28页 |
| 3.2.2 前置放大电路设计 | 第28-29页 |
| 3.2.3 抗混叠滤波电路 | 第29-30页 |
| 3.3 采样电路设计 | 第30-35页 |
| 3.3.1 A/D过采样原理 | 第30-31页 |
| 3.3.2 A/D模块 | 第31-33页 |
| 3.3.3 A/D过采样测试 | 第33-35页 |
| 3.4 基于System Generator的FPGA硬件开发板设计 | 第35-39页 |
| 3.4.1 时钟模块 | 第35-36页 |
| 3.4.2 电源模块 | 第36页 |
| 3.4.3 FPGA外围模块 | 第36-39页 |
| 3.6 本章小结 | 第39-41页 |
| 4 基于System Generator的数字锁相放大器的算法实现 | 第41-65页 |
| 4.2 基于System Generator的参考信号通道设计 | 第41-53页 |
| 4.2.1 FFT模块 | 第42-47页 |
| 4.2.2 DDS模块 | 第47-49页 |
| 4.2.3 数据处理模块 | 第49-53页 |
| 4.3 基于System Generator的数字窄带低通滤波器设计 | 第53-59页 |
| 4.3.1 积分梳状（CIC）滤波器 | 第54-56页 |
| 4.3.2 半带（Half-band Filter，HB）滤波器 | 第56-58页 |
| 4.3.3 整形滤波器 | 第58-59页 |
| 4.3.4 数字窄带低通滤波器总体设计 | 第59页 |
| 4.4 基于System Generator的CORDIC设计 | 第59-63页 |
| 4.4.1 CORDIC算法 | 第59-61页 |
| 4.4.2 CORDIC算法的硬件实现 | 第61-63页 |
| 4.4.3 逻辑资源使用量对比 | 第63页 |
| 4.5 本章小结 | 第63-65页 |
| 5 数字锁相放大器的系统测试与性能分析 | 第65-75页 |
| 5.1 系统测试与分析 | 第65-72页 |
| 5.1.1 模块测试及分析 | 第65-69页 |
| 5.1.2 整体测试与分析 | 第69-72页 |
| 5.2 板级下载验证 | 第72页 |
| 5.3 数字锁相放大器性能指标 | 第72-73页 |
| 5.4 本章小结 | 第73-75页 |
| 6 总结与展望 | 第75-77页 |
| 6.1 全文总结 | 第75-76页 |
| 6.2 工作展望 | 第76-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 附录A 攻读硕士学位期间从事的科研项目和发表的论文 | 第83页 |
