| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 ETC的简单介绍 | 第8页 |
| 1.2 ETC的发展历程 | 第8-9页 |
| 1.2.1 国外的发展状况 | 第8页 |
| 1.2.2 国内的发展状况 | 第8-9页 |
| 1.3 ETC的技术标准 | 第9-11页 |
| 1.4 论文研究的主要内容和主要工作 | 第11-12页 |
| 1.5 论文的组织结构 | 第12-14页 |
| 第二章 芯片设计 | 第14-16页 |
| 2.1 整体模拟接收电路结构介绍 | 第14-16页 |
| 第三章 电路设计 | 第16-41页 |
| 3.1 低噪声放大器的设计 | 第16-29页 |
| 3.1.1 低噪声放大器整体设计考虑因素 | 第16页 |
| 3.1.2 基本低噪声放大器拓扑结构比较 | 第16-20页 |
| 3.1.3 本论文LNA的具体设计 | 第20-26页 |
| 3.1.4 电路的主要仿真结果 | 第26-29页 |
| 3.2 混频器的设计 | 第29-41页 |
| 3.2.1 混频器的分类 | 第29-33页 |
| 3.2.2 在混频器设计时,需要考虑的技术指标 | 第33-34页 |
| 3.2.3 本论文的混频器设计 | 第34-37页 |
| 3.2.4 电路的主要仿真结果 | 第37-41页 |
| 第四章 版图设计 | 第41-44页 |
| 4.1 版图设计基本考虑 | 第41-42页 |
| 4.2 低噪声放大器的版图设计结果 | 第42-43页 |
| 4.3 混频器的版图设计结果 | 第43-44页 |
| 第五章 芯片测试 | 第44-74页 |
| 5.1 芯片测试概述 | 第44-45页 |
| 5.1.1 整个芯片所含模块 | 第44-45页 |
| 5.1.2 芯片测试的主要内容 | 第45页 |
| 5.2 芯片测试过程及结果 | 第45-74页 |
| 5.2.1 直流电流的测试 | 第45-47页 |
| 5.2.2 接收机各模块增益的测试 | 第47-48页 |
| 5.2.3 满足一定BER条件下灵敏度的测试 | 第48-52页 |
| 5.2.4 输入匹配的测试 | 第52-55页 |
| 5.2.5 RX链路三阶交调的测试 | 第55-59页 |
| 5.2.6 噪声系数的测试 | 第59-63页 |
| 5.2.7 芯片在sleep模式下电流的测试 | 第63-64页 |
| 5.2.8 RSSI信号的测试 | 第64-67页 |
| 5.2.9 中频信号与输入信号变化关系及其温度的测试 | 第67-68页 |
| 5.2.10 TX发射端的测试 | 第68-72页 |
| 5.2.11 芯片供电电池电压的测试 | 第72-74页 |
| 第六章 总结与展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 发表论文和科研情况说明 | 第78-79页 |
| 致谢 | 第79页 |