| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景及研究意义 | 第10-11页 |
| 1.2 感应同步器本体研究现状 | 第11-12页 |
| 1.3 感应同步器信号处理电路研究现状 | 第12-13页 |
| 1.4 感应同步器误差分析及补偿研究现状 | 第13-14页 |
| 1.5 本文主要内容及章节安排 | 第14-15页 |
| 第2章 感应同步器测角原理及工作方式 | 第15-24页 |
| 2.1 引言 | 第15页 |
| 2.2 感应同步器测角原理 | 第15-16页 |
| 2.3 感应同步器工作方式 | 第16-22页 |
| 2.3.1 鉴幅型工作方式 | 第16-19页 |
| 2.3.2 鉴相型工作方式 | 第19-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第3章 感应同步器测角系统误差分析 | 第24-41页 |
| 3.1 引言 | 第24页 |
| 3.2 感应同步器本体制造与安装误差分析 | 第24-33页 |
| 3.2.1 零位误差 | 第24-28页 |
| 3.2.2 细分误差 | 第28-29页 |
| 3.2.3 感应同步器本体制造与安装误差的计算示例 | 第29-30页 |
| 3.2.4 基于高精度气浮转台的感应同步器本体制造与安装误差测试 | 第30-33页 |
| 3.3 感应同步器信号处理电路误差分析 | 第33-40页 |
| 3.3.1 鉴幅求反正切法误差分析 | 第33-34页 |
| 3.3.2 鉴幅求反正余弦法误差分析 | 第34-35页 |
| 3.3.3 鉴幅跟踪法误差分析 | 第35-36页 |
| 3.3.4 鉴相脉冲计数法误差分析 | 第36-40页 |
| 3.3.5 鉴相FFT法误差分析 | 第40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 感应同步器信号处理电路设计 | 第41-59页 |
| 4.1 引言 | 第41页 |
| 4.2 一相激磁两相输出脉冲鉴相计数法 | 第41-42页 |
| 4.3 一相激磁两相输出情况下减小幅值误差和相位误差的方法 | 第42-45页 |
| 4.3.1 虚拟同步旋转坐标系锁相环法 | 第42-43页 |
| 4.3.2 信号重构法 | 第43-45页 |
| 4.4 两相激磁一相输出鉴相脉冲计数法 | 第45-46页 |
| 4.5 两相激磁一相输出方案的两个关键问题 | 第46-48页 |
| 4.5.1 参考信号不需要进行相位调整 | 第46-47页 |
| 4.5.2 激磁信号幅值的获取 | 第47-48页 |
| 4.6 两相相激磁一相输出感应同步器信号处理电路 | 第48-53页 |
| 4.6.1 DSP外围电路 | 第48-49页 |
| 4.6.2 激磁信号的产生与放大 | 第49-50页 |
| 4.6.3 AD信号采样 | 第50-51页 |
| 4.6.4 前置放大小盒 | 第51-52页 |
| 4.6.5 感应信号放大 | 第52页 |
| 4.6.6 过零检测 | 第52-53页 |
| 4.6.7 串口通信 | 第53页 |
| 4.7 DSP软件设计 | 第53-57页 |
| 4.7.1 激磁信号的产生 | 第53-54页 |
| 4.7.2 AD采样 | 第54页 |
| 4.7.3 数字电位器 | 第54页 |
| 4.7.4 Ecap捕捉 | 第54-55页 |
| 4.7.5 整角辨识 | 第55-56页 |
| 4.7.6 串口通信 | 第56页 |
| 4.7.7 总程序框图 | 第56-57页 |
| 4.8 本章小结 | 第57-59页 |
| 第5章 感应同步器测角系统实验与分析 | 第59-65页 |
| 5.1 引言 | 第59页 |
| 5.2 调试设备以及调试步骤 | 第59-63页 |
| 5.2.1 DSP及其外围电路 | 第60页 |
| 5.2.2 激磁信号的产生于放大 | 第60-62页 |
| 5.2.3 前置放大小盒 | 第62页 |
| 5.2.4 感应信号放大 | 第62页 |
| 5.2.5 过零检测 | 第62-63页 |
| 5.2.6 串.通信模块 | 第63页 |
| 5.3 实验结果 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 攻读学位期间发表的学术论文 | 第70-72页 |
| 致谢 | 第72页 |
