高速高精度数模转换器的研究与设计
| 目录 | 第3-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 引言 | 第8-13页 |
| 1.1 课题研究的背景和意义 | 第8-11页 |
| 1.2 论文的主要工作与贡献 | 第11-12页 |
| 1.3 论文的组织安排 | 第12页 |
| 参考文献 | 第12-13页 |
| 第二章 D/A转换器的基本结构及性能参数 | 第13-33页 |
| 2.1 奈奎斯特D/A转换器的基本类型 | 第14-17页 |
| 2.2 电流驱动型数模转换器的基本结构 | 第17-19页 |
| 2.3 数模转换器的性能参数 | 第19-24页 |
| 2.3.1 静态特性参数 | 第19-23页 |
| 2.3.2 动态特性参数 | 第23-24页 |
| 2.4 影响数模转换器性能参数的主要因素 | 第24-31页 |
| 2.4.1 影响静态特性的非理想因素 | 第24-28页 |
| 2.4.2 影响动态特性的非理想因素 | 第28-31页 |
| 2.5 本章小结 | 第31页 |
| 参考文献 | 第31-33页 |
| 第三章 高速高精度数模转换器系统级研究与设计 | 第33-42页 |
| 3.1 数模转换器核心体系结构 | 第34-36页 |
| 3.2 插值滤波器系统设计 | 第36-41页 |
| 3.3 本章小结 | 第41页 |
| 参考文献 | 第41-42页 |
| 第四章 数模转换器电路设计 | 第42-66页 |
| 4.1 电流源设计 | 第42-55页 |
| 4.1.1 单位电流值选取 | 第42页 |
| 4.1.2 电流源电路结构和低频高频性能优化 | 第42-55页 |
| 4.2 数模转换器数字模块设计 | 第55-60页 |
| 4.2.1 数字译码模块设计 | 第56-57页 |
| 4.2.2 锁存器(Latch)模块的设计 | 第57-59页 |
| 4.2.3 输入时钟信号处理模块 | 第59-60页 |
| 4.3 数模转换器版图设计 | 第60-63页 |
| 4.4 版图后仿真结果 | 第63-64页 |
| 4.5 本章小结 | 第64-65页 |
| 参考文献 | 第65-66页 |
| 第五章 芯片测试与实验结果 | 第66-81页 |
| 5.1 芯片照片 | 第66-67页 |
| 5.2 测试PCB板的设计及测试方案 | 第67-73页 |
| 5.2.1 高速混合信号PCB板设计 | 第67-71页 |
| 5.2.2 数模转换器静态特性测试方案 | 第71页 |
| 5.2.3 数模转换器动态特性测试方案 | 第71-73页 |
| 5.3 数模转换器测试结果 | 第73-78页 |
| 5.3.1 静态特性测试结果 | 第73页 |
| 5.3.2 动态特性测试结果 | 第73-78页 |
| 5.4 测试结果的分析与比较 | 第78-80页 |
| 参考文献 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 论文总结 | 第81-82页 |
| 6.2 未来工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
