| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景和意义 | 第14-15页 |
| 1.2 国内外研究现状 | 第15-19页 |
| 1.2.1 Charm速率自适应算法 | 第17-18页 |
| 1.2.2 RAM速率自适应算法 | 第18页 |
| 1.2.3 RADM速率自适应算法 | 第18-19页 |
| 1.3 本文的章节安排 | 第19-20页 |
| 第二章 速率自适应算法原理性能分析及改进 | 第20-30页 |
| 2.1 Charm速率自适应算法原理性能分析及改进 | 第20-22页 |
| 2.1.1 Charm速率自适应算法原理性能分析 | 第20-21页 |
| 2.1.2 Charm速率自适应算法改进 | 第21-22页 |
| 2.2 RAM速率自适应算法原理性能分析及改进 | 第22-25页 |
| 2.2.1 RAM速率自适应算法原理性能分析 | 第22-23页 |
| 2.2.2 RAM速率自适应算法改进 | 第23-25页 |
| 2.3 RADM速率自适应算法原理性能分析及改进 | 第25-30页 |
| 2.3.1 RADM速率自适应算法原理性能 | 第25-27页 |
| 2.3.2 RADM速率自适应算法改进 | 第27-30页 |
| 第三章 速率自适应通信系统总体仿真方案设计 | 第30-38页 |
| 3.1 系统总体仿真设计 | 第30页 |
| 3.2 主要功能模块实现 | 第30-35页 |
| 3.2.1 BPSK调制解调 | 第30-31页 |
| 3.2.2 速率自适应实现方式 | 第31-32页 |
| 3.2.3 M-Charm速率自适应算法实现 | 第32-33页 |
| 3.2.4 ERAM速率自适应算法实现 | 第33-34页 |
| 3.2.5 M-RADM速率自适应改进算法实现 | 第34-35页 |
| 3.3 评价指标说明 | 第35-38页 |
| 3.3.1 系统吞吐量 | 第35-36页 |
| 3.3.2 丢包率 | 第36页 |
| 3.3.3 误码率 | 第36-38页 |
| 第四章 仿真平台设计 | 第38-42页 |
| 4.1 开发平台 | 第38页 |
| 4.2 仿真平台框架设计 | 第38-40页 |
| 4.2.1 仿真平台构成 | 第38-39页 |
| 4.2.2 可视化界面设计 | 第39-40页 |
| 4.2.3 通信系统仿真功能设计 | 第40页 |
| 4.3 系统仿真程序设计 | 第40-42页 |
| 第五章 仿真结果及分析 | 第42-60页 |
| 5.1 速率自适应改进算法在瑞利信道下速率自适应过程性能分析 | 第42-44页 |
| 5.2 不同信道参数条件下速率自适应算法性能分析 | 第44-50页 |
| 5.3 不同信道参数条件下帧长对速率自适应算法性能影响 | 第50-56页 |
| 5.4 相同信道参数条件下各速率自适应算法性能对比 | 第56-58页 |
| 5.5 本章小结 | 第58-60页 |
| 第六章 设计适合瑞利衰落信道速率的调制解调器 | 第60-68页 |
| 6.1 调制解调器基本组成 | 第60-61页 |
| 6.2 各分机方案设计 | 第61-66页 |
| 6.3 外场试验及结论 | 第66-68页 |
| 6.3.1 参试设备 | 第66页 |
| 6.3.2 测试项目 | 第66页 |
| 6.3.3 测试记录及分析 | 第66-67页 |
| 6.3.4 试验结论 | 第67-68页 |
| 第七章 总结 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76页 |
| 1. 基本情况 | 第76页 |
| 2. 教育背景 | 第76页 |
| 3. 攻读硕士学位期间的研究成果 | 第76页 |
