| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 论文的研究背景 | 第9-11页 |
| 1.1.1 演化硬件背景及意义 | 第9-10页 |
| 1.1.2 容错技术 | 第10-11页 |
| 1.2 国内外研究现状及发展趋势 | 第11-14页 |
| 1.2.1 国外研究现状 | 第11-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.3 本文主要研究内容和工作 | 第14页 |
| 1.4 本文组织结构 | 第14-17页 |
| 第2章 演化硬件概述 | 第17-23页 |
| 2.1 演化硬件概念 | 第17-18页 |
| 2.2 演化硬件的基本原理及演化算法 | 第18-20页 |
| 2.2.1 演化硬件的基本原理 | 第19-20页 |
| 2.2.2 演化算法和可重构硬件 | 第20页 |
| 2.3 演化硬件的研究方法 | 第20-23页 |
| 2.3.1 内部演化与外部演化 | 第20-21页 |
| 2.3.2 演化硬件的实现方法 | 第21-23页 |
| 第3章 电路演化共享编码方法设计 | 第23-39页 |
| 3.1 常用编码方法 | 第23-31页 |
| 3.1.1 线性编码 | 第23-25页 |
| 3.1.2 网表编码 | 第25-27页 |
| 3.1.3 树形编码 | 第27-31页 |
| 3.1.4 电路连接点集合与拓展指令编码 | 第31页 |
| 3.2 共享编码设计 | 第31-35页 |
| 3.2.1 共享编码属性 | 第32-34页 |
| 3.2.2 共享编码特性 | 第34-35页 |
| 3.3 基于共享编码的模拟电路演化实验 | 第35-37页 |
| 3.3.1 两端元件实验设计 | 第35-36页 |
| 3.3.2 三端元件实验设计 | 第36-37页 |
| 3.4 本章小结 | 第37-39页 |
| 第4章 双种群负相关模拟电路演化设计 | 第39-49页 |
| 4.1 演化计算 | 第39-41页 |
| 4.2 模拟电路双种群负相关演化方法设计 | 第41-44页 |
| 4.2.1 负相关定义 | 第41-42页 |
| 4.2.2 模拟电路负相关演化算法 | 第42-43页 |
| 4.2.3 局部竞争机制设计 | 第43-44页 |
| 4.3 基于双种群负相关的低通滤波器设计实验 | 第44-48页 |
| 4.3.1 低通滤波器电路负相关演化结果 | 第44-46页 |
| 4.3.2 低通滤波器单一元件短路容错实验 | 第46-48页 |
| 4.4 本章小结 | 第48-49页 |
| 第5章 基于演化硬件的三模冗余电路容错仿真实验 | 第49-63页 |
| 5.1 异构冗余容错系统 | 第49-51页 |
| 5.2 两阶段负相关演化算法设计 | 第51-53页 |
| 5.2.1 基于共享编码的两阶段负相关演化算法设计 | 第51-52页 |
| 5.2.2 两阶段负相关演化算法流程 | 第52-53页 |
| 5.3 三模冗余电路容错仿真实验结果及分析 | 第53-61页 |
| 5.3.1 仿真故障模型 | 第54-55页 |
| 5.3.2 两阶段负相关演化结果 | 第55-57页 |
| 5.3.3 器件参数漂移容错实验 | 第57-58页 |
| 5.3.4 单一元件断路容错实验 | 第58-59页 |
| 5.3.5 单一元件短路容错实验 | 第59-61页 |
| 5.4 本章小结 | 第61-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间所发表的论文 | 第69-71页 |
| 致谢 | 第71页 |