摘要 | 第6-7页 |
Abstract | 第7页 |
第1章 绪论 | 第11-17页 |
1.1 课题的背景及研究意义 | 第11-12页 |
1.1.1 课题的背景 | 第11-12页 |
1.1.2 课题的研究意义 | 第12页 |
1.2 国内外研究现状分析 | 第12-15页 |
1.2.1 基于ARM的路由器现状分析 | 第12-13页 |
1.2.2 路由器高可靠性发展现状 | 第13-14页 |
1.2.3 驱动软件的现状分析 | 第14-15页 |
1.2.4 现有研究工作存在的问题或不足 | 第15页 |
1.3 课题的主要研究内容 | 第15-16页 |
1.4 论文组织结构 | 第16-17页 |
第2章 主板驱动软件需求分析及总体设计 | 第17-27页 |
2.1 路由器硬件环境 | 第17-19页 |
2.1.1 CPU小系统 | 第17-19页 |
2.1.2 FPGA系统 | 第19页 |
2.1.3 DPLL时钟系统 | 第19页 |
2.2 路由器主板驱动 | 第19-20页 |
2.3 路由器主板驱动需求分析 | 第20-21页 |
2.3.1 可靠性需求分析 | 第20-21页 |
2.3.2 功能需求分析 | 第21页 |
2.4 路由器主板系统总体设计 | 第21-26页 |
2.4.1 主板系统高可靠启动设计方案 | 第21-23页 |
2.4.2 路由器主板驱动功能模块设计 | 第23-26页 |
2.5 本章小结 | 第26-27页 |
第3章 主板系统高可靠性启动详细设计与实现 | 第27-34页 |
3.1 双SPI FLASH自动翻转软件启动流程 | 第27-29页 |
3.1.1 U-Boot软件与FPGA逻辑交互启动流程 | 第27-29页 |
3.1.2 FPGA逻辑与U-Boot软件交互启动的注意点 | 第29页 |
3.2 FPGA内部各模块设计 | 第29-31页 |
3.3 核心代码 | 第31-33页 |
3.3.1 U-Boot设置系统正常启动完成标志函数 | 第32页 |
3.3.2 修复正常半区函数 | 第32-33页 |
3.4 本章小结 | 第33-34页 |
第4章 主板驱动软件详细设计与实现 | 第34-75页 |
4.1 中断驱动软件详细设计与实现 | 第34-43页 |
4.1.1 主板实现中断处理面临的问题及解决方案设计 | 第34-39页 |
4.1.2 中断驱动软件设计与实现 | 第39-43页 |
4.2 SMI总线驱动软件详细设计与实现 | 第43-49页 |
4.2.1 主板SMI总线实现机制 | 第43-44页 |
4.2.2 SMI总线自旋锁机制 | 第44-45页 |
4.2.3 SMI线驱动软件设计与实现 | 第45-49页 |
4.3 IIC总线驱动软件详细设计与实现 | 第49-57页 |
4.3.1 主板IIC总线实现机制 | 第49-51页 |
4.3.2 IIC总线驱动软件设计与实现 | 第51-57页 |
4.4 PCIE总线驱动软件详细设计与实现 | 第57-74页 |
4.4.1 PCIe体系结构概述 | 第57-61页 |
4.4.2 主板PCIe总线实现机制 | 第61-63页 |
4.4.3 PCIe总线驱动软件设计与实现 | 第63-74页 |
4.5 本章小结 | 第74-75页 |
第5章 主板驱动软件测试 | 第75-87页 |
5.1 基于双SPI FLASH自动翻转高可靠性启动测试 | 第75-77页 |
5.1.1 从备份半区启动测试 | 第75-76页 |
5.1.2 修复正常半区测试 | 第76页 |
5.1.3 从修复后的正常半区成功启动测试 | 第76-77页 |
5.2 中断驱动模块的测试 | 第77-80页 |
5.2.1 中断驱动测试中出现的问题及解决 | 第77-78页 |
5.2.2 中断驱动的测试截图 | 第78-80页 |
5.3 SMI总线驱动模块的测试 | 第80-81页 |
5.3.1 SMI总线驱动测试中出现的问题及解决 | 第80页 |
5.3.2 SMI总线驱动软件的测试截图 | 第80-81页 |
5.4 IIC总线驱动模块的测试 | 第81-84页 |
5.4.1 IIC总驱动测试中出现的问题及解决 | 第82-83页 |
5.4.2 IIC总线驱动测试截图 | 第83-84页 |
5.5 PCIE驱动模块的测试 | 第84-86页 |
5.5.1 PCIe驱动测试中出现的问题及解决 | 第84-85页 |
5.5.2 PCIe驱动测试截图 | 第85-86页 |
5.6 本章小结 | 第86-87页 |
总结与展望 | 第87-89页 |
致谢 | 第89-90页 |
参考文献 | 第90-94页 |
附录 | 第94页 |