| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第8-10页 |
| 第一章 绪论 | 第10-19页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-16页 |
| 1.2.1 国外研究现状 | 第11-13页 |
| 1.2.2 国内研究现状 | 第13-16页 |
| 1.3 研究目的、方法和意义 | 第16-17页 |
| 1.4 论文主要内容和结构 | 第17-19页 |
| 第二章 IEEE802.11AD协议概述 | 第19-26页 |
| 2.1 IEEE802.11AD标准关键技术及特征 | 第19-21页 |
| 2.2 IEEE802.11AD标准系统结构 | 第21-24页 |
| 2.2.1 系统发射机 | 第21-23页 |
| 2.2.2 系统接收机 | 第23-24页 |
| 2.3 IEEE802.11AD标准中H矩阵的介绍 | 第24-26页 |
| 第三章 LDPC码的编码算法及高效FPGA设计 | 第26-40页 |
| 3.1 LDPC编码算法概述 | 第26页 |
| 3.2 IEEE802.11AD标准LDPC编码器 | 第26-32页 |
| 3.2.1 标准中的LDPC编码器算法描述 | 第27-28页 |
| 3.2.2 标准中的LDPC编码器FPGA设计 | 第28-32页 |
| 3.3 π-旋转LDPC编码器 | 第32-39页 |
| 3.3.1 π-旋转LDPC编码器算法描述 | 第33-34页 |
| 3.3.2 π-旋转LDPC编码器FPGA设计与测试 | 第34-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 基于IEEE802.11AD的LDPC码译码算法及仿真 | 第40-62页 |
| 4.1 LDPC码软判译码算法介绍 | 第40-43页 |
| 4.1.1 对数域上的BP算法 | 第41-42页 |
| 4.1.2 Min-Sum算法 | 第42-43页 |
| 4.1.3 改进的Min-Sum算法 | 第43页 |
| 4.2 系统仿真分析和方案确定 | 第43-61页 |
| 4.2.1 改进的MS算法修改因子的选择 | 第44-46页 |
| 4.2.2 译码算法的浮点仿真 | 第46-52页 |
| 4.2.3 译码算法的定点仿真 | 第52-59页 |
| 4.2.4 译码迭代次数的确定 | 第59-60页 |
| 4.2.5 数据量化方案的确定 | 第60-61页 |
| 4.2.6 总结与系统方案确定 | 第61页 |
| 4.3 本章小结 | 第61-62页 |
| 第五章 基于IEEE802.11AD的LDPC译码器设计及实现 | 第62-78页 |
| 5.1 常用译码器硬件结构介绍 | 第62-63页 |
| 5.2 IEEE802.11AD标准LDPC译码器系统设计 | 第63-68页 |
| 5.2.1 整体框架 | 第65页 |
| 5.2.2 系统数据流 | 第65-67页 |
| 5.2.3 控制器设计 | 第67-68页 |
| 5.3 IEEE802.11AD标准LDPC译码器各子模块设计 | 第68-77页 |
| 5.3.1 核心解码模块的整体设计 | 第68-70页 |
| 5.3.2 校验节点更新单元(CNU)设计 | 第70-74页 |
| 5.3.3 变量节点更新单元(VNU)设计 | 第74-75页 |
| 5.3.4 互联模块设计 | 第75-76页 |
| 5.3.5 校验输出模块设计 | 第76-77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 基于IEEE802.11AD的LDPC译码器功能测试及分析 | 第78-86页 |
| 6.1 各功能模块测试 | 第78-81页 |
| 6.1.1 CNU模块的功能测试 | 第78-80页 |
| 6.1.2 VNU模块的功能测试 | 第80-81页 |
| 6.1.3 控制模块的功能测试 | 第81页 |
| 6.2 系统仿真测试平台 | 第81-84页 |
| 6.3 系统测试结果及性能分析 | 第84-85页 |
| 6.4 本章小结 | 第85-86页 |
| 第七章 论文总结与展望 | 第86-89页 |
| 7.1 工作总结 | 第86-88页 |
| 7.2 后续展望 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 缩略语 | 第93-94页 |
| 致谢 | 第94-97页 |
| 作者攻读硕士学位期间发表的学术论文 | 第97页 |
