高速SerDes信号和均衡技术研究
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 图目录 | 第10-14页 |
| 表目录 | 第14-15页 |
| 1 绪论 | 第15-25页 |
| 1.1 SerDes串行通信技术背景介绍 | 第15-17页 |
| 1.2 高速SerDes链路结构 | 第17-19页 |
| 1.2.1. 信道 | 第17-18页 |
| 1.2.2. 发送端 | 第18-19页 |
| 1.2.3. 接收端 | 第19页 |
| 1.3 国内外研究现状 | 第19-22页 |
| 1.4 本文的主要内容及安排 | 第22-25页 |
| 2 高速串行链路的信号技术 | 第25-51页 |
| 2.1 信号的研究意义 | 第25-26页 |
| 2.2 信号的功率谱 | 第26-32页 |
| 2.2.1. 不归零码NRZ | 第27-28页 |
| 2.2.2. 四电平脉冲幅度调制PAM4 | 第28-29页 |
| 2.2.3. 双二进制码Duo-binary | 第29-30页 |
| 2.2.4. 四相位调制QPSK | 第30-32页 |
| 2.3 信号的电压裕度 | 第32-34页 |
| 2.4 链路级仿真实验 | 第34-49页 |
| 2.4.1. 仿真平台 | 第34-37页 |
| 2.4.2. 性能评价指标 | 第37-40页 |
| 2.4.3. 仿真环境 | 第40-42页 |
| 2.4.4. 实验结果 | 第42-49页 |
| 2.5 相关工作 | 第49-50页 |
| 2.6 本章小结 | 第50-51页 |
| 3 高速串行链路的均衡技术 | 第51-81页 |
| 3.1 均衡的研究意义 | 第51-54页 |
| 3.1.1. 码间干扰 | 第52-54页 |
| 3.1.2. 均衡目的和均衡器分类 | 第54页 |
| 3.2 均衡技术 | 第54-67页 |
| 3.2.1. 前向反馈均衡FFE | 第54-59页 |
| 3.2.2. 连续时间线性均衡器CTLE | 第59-62页 |
| 3.2.3. 判决反馈均衡器DFE | 第62-67页 |
| 3.3 链路级仿真实验 | 第67-79页 |
| 3.3.1. 均衡策略和代价函数 | 第67-70页 |
| 3.3.2. 仿真环境 | 第70-71页 |
| 3.3.3. 均衡指标分配 | 第71-74页 |
| 3.3.4. 实验结果 | 第74-79页 |
| 3.4 相关工作 | 第79页 |
| 3.5 小结 | 第79-81页 |
| 4 高速串行链路的建模 | 第81-101页 |
| 4.1 高速串行链路的建模 | 第81-87页 |
| 4.1.1. 链路行为说明 | 第81-84页 |
| 4.1.2. 层次建模 | 第84页 |
| 4.1.3. 系统输入和输出 | 第84-86页 |
| 4.1.4. 仿真流程 | 第86-87页 |
| 4.2 性能评价体系 | 第87-91页 |
| 4.2.1. 性能评价指标 | 第87-88页 |
| 4.2.2. 总噪声分布的建模 | 第88-90页 |
| 4.2.3. 澡盆曲线的仿真 | 第90-91页 |
| 4.3 TCM-PAM4仿真实例 | 第91-98页 |
| 4.3.1. TCM-PAM4系统 | 第92-94页 |
| 4.3.2. 编码增益 | 第94-96页 |
| 4.3.3. 实验结果 | 第96-98页 |
| 4.4 相关工作 | 第98-99页 |
| 4.5 本章小结 | 第99-101页 |
| 总结与展望 | 第101-104页 |
| 参考文献 | 第104-110页 |
| 作者在攻读硕士学位期间的科研成果与科研工作 | 第110页 |
