| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.1.1 频谱检测系统 | 第10页 |
| 1.1.2 软件无线电思想与频谱检测系统硬件架构 | 第10-11页 |
| 1.2 论文主要工作及研究意义 | 第11-12页 |
| 1.2.1 研究目的及主要任务 | 第11-12页 |
| 1.2.2 研究意义 | 第12页 |
| 1.3 论文结构安排 | 第12-13页 |
| 1.4 本章小结 | 第13-14页 |
| 第二章 采样板总体方案设计 | 第14-28页 |
| 2.1 采样板需求分析 | 第14-15页 |
| 2.2 系统架构分析 | 第15-18页 |
| 2.2.1 系统架构 | 第15-17页 |
| 2.2.2 采样板板卡架构 | 第17-18页 |
| 2.3 以往方案分析及改进 | 第18-20页 |
| 2.3.1 以往方案问题分析 | 第18-19页 |
| 2.3.2 新设计中的改进 | 第19-20页 |
| 2.4 核心数字处理器 | 第20-22页 |
| 2.4.1 DSP方案与FPGA方案 | 第20页 |
| 2.4.2 Xilinx Virtex-6系列FPGA特性及优势 | 第20-21页 |
| 2.4.3 核心处理器选型 | 第21-22页 |
| 2.5 板卡控制部分 | 第22-24页 |
| 2.5.1 CPLD方案 | 第23页 |
| 2.5.2 MCU方案 | 第23-24页 |
| 2.6 接口分析 | 第24-26页 |
| 2.6.1 常见高速串行接口协议 | 第25-26页 |
| 2.6.2 板上对外高速接口的选择 | 第26页 |
| 2.6.3 控制接口的选择 | 第26页 |
| 2.7 本章小结 | 第26-28页 |
| 第三章 采样板模数转换部分设计及验证 | 第28-42页 |
| 3.1 模数转换概述 | 第28-29页 |
| 3.1.1 模数转换原理 | 第28-29页 |
| 3.1.2 模数转换主要性能指标 | 第29页 |
| 3.2 模数转换器需求分析 | 第29-30页 |
| 3.3 参考时钟设计 | 第30-35页 |
| 3.3.1 时钟质量 | 第30-31页 |
| 3.3.2 时钟抖动对模数转换的影响 | 第31-33页 |
| 3.3.3 消除抖动设计思路 | 第33-34页 |
| 3.3.4 频率合成器 | 第34-35页 |
| 3.4 模数转换器选型 | 第35-36页 |
| 3.4.1 模数转换器架构 | 第35-36页 |
| 3.4.2 模数转换器对比选型 | 第36页 |
| 3.5 模拟输入电路设计 | 第36-38页 |
| 3.6 差分信号的阻抗匹配 | 第38-39页 |
| 3.7 模数转换器性能验证 | 第39-41页 |
| 3.8 本章小结 | 第41-42页 |
| 第四章 采样板数字部分设计及验证 | 第42-64页 |
| 4.1 采样板设计概要 | 第42-43页 |
| 4.2 FPGA设计 | 第43-47页 |
| 4.2.1 FPGA资源分配 | 第43-45页 |
| 4.2.2 GTX高速串行收发器设计 | 第45-47页 |
| 4.3 控制部分设计 | 第47-53页 |
| 4.3.1 FPGA配置 | 第47-50页 |
| 4.3.2 远程配置方案 | 第50-53页 |
| 4.4 时钟网络设计 | 第53-55页 |
| 4.4.1 高速时钟信号分析 | 第54-55页 |
| 4.4.2 时钟网络设计 | 第55页 |
| 4.5 电源设计 | 第55-58页 |
| 4.5.1 板上器件功耗分析 | 第55-57页 |
| 4.5.2 上电顺序管理 | 第57页 |
| 4.5.3 系统供电方案 | 第57-58页 |
| 4.6 电源、地平面和叠层设计 | 第58-60页 |
| 4.6.1 电源、地平面分割 | 第59-60页 |
| 4.6.2 叠层设计 | 第60页 |
| 4.7 功能测试 | 第60-62页 |
| 4.8 本章小结 | 第62-64页 |
| 第五章 总结与展望 | 第64-66页 |
| 5.1 全文研究工作总结 | 第64-65页 |
| 5.2 未来的研究工作展望 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 致谢 | 第68-70页 |
| 攻读学位期间发表的学术论文目录 | 第70页 |