| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 论文研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文内容安排 | 第10-11页 |
| 第2章 视频图像处理平台的总体概述 | 第11-23页 |
| 2.1 总体方案的设计 | 第11页 |
| 2.2 Zynq-7000 平台介绍 | 第11-16页 |
| 2.2.1 7系列FPGA介绍 | 第11-12页 |
| 2.2.2 ARM Cortex系列处理器介绍 | 第12-13页 |
| 2.2.3 可编程So C系统介绍 | 第13-14页 |
| 2.2.4 Zynq-7000 All Programmable So C体系简介 | 第14-16页 |
| 2.3 Zynq-7000 开发环境 | 第16-21页 |
| 2.3.1 可编程逻辑开发工具链 | 第16-18页 |
| 2.3.2 软件开发工具链 | 第18-19页 |
| 2.3.3 软硬件调试工具 | 第19-21页 |
| 2.4 Zynq-7000 的开发流程 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 视频图像处理平台的硬件设计与实现 | 第23-33页 |
| 3.1 平台的总体结构 | 第23-24页 |
| 3.2 图像采集单元设计 | 第24-29页 |
| 3.2.1 相机选择 | 第24-25页 |
| 3.2.2 Camera Link接口电路设计 | 第25-28页 |
| 3.2.3 FMC接口电路设计 | 第28-29页 |
| 3.3 缓存单元设计 | 第29-31页 |
| 3.4 网络传输单元设计 | 第31页 |
| 3.5 VGA显示单元设计 | 第31-32页 |
| 3.6 本章小结 | 第32-33页 |
| 第4章 视频图像处理平台的软件系统设计 | 第33-55页 |
| 4.1 数字相机时序分析 | 第33-34页 |
| 4.2 VGA图像显示时序分析 | 第34-35页 |
| 4.3 DDR3的时序分析 | 第35-38页 |
| 4.3.1 DDR3初始化 | 第35-36页 |
| 4.3.2 DDR3写操作 | 第36-37页 |
| 4.3.3 DDR3读操作 | 第37-38页 |
| 4.4 IP核的添加 | 第38-39页 |
| 4.5 Linux系统在Zynq-7000 平台上实现 | 第39-47页 |
| 4.5.1 嵌入式系统概论 | 第39-41页 |
| 4.5.2 嵌入式系统的移植 | 第41-47页 |
| 4.6 Open CV移植 | 第47-51页 |
| 4.6.1 Open CV简介 | 第47-48页 |
| 4.6.2 Open CV移植 | 第48-51页 |
| 4.7 数据交互与网络传输 | 第51-54页 |
| 4.7.1 PS与PL数据交互 | 第51-52页 |
| 4.7.2 网络传输 | 第52-54页 |
| 4.8 本章小结 | 第54-55页 |
| 第5章 系统调试与结果分析 | 第55-59页 |
| 5.1 数字相机控制时序 | 第55页 |
| 5.2 DDR3控制时序 | 第55-56页 |
| 5.3 VGA输出时序 | 第56页 |
| 5.4 系统实验 | 第56-58页 |
| 5.5 本章小结 | 第58-59页 |
| 第6章 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 作者简介及论文发表 | 第62-63页 |
| 致谢 | 第63页 |