32位MIPS微处理器内存管理单元的设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 微处理器概述 | 第14页 |
| 1.2 国内外微处理器发展现状 | 第14-16页 |
| 1.3 课题背景及研究意义 | 第16-17页 |
| 1.4 论文研究的内容和章节安排 | 第17-20页 |
| 第二章 虚拟存储系统 | 第20-32页 |
| 2.1 虚拟存储技术 | 第20-22页 |
| 2.2 内存管理单元的作用 | 第22-23页 |
| 2.3 虚实地址映射及转换 | 第23-26页 |
| 2.3.1 段式管理方式 | 第24-25页 |
| 2.3.2 页式管理方式 | 第25-26页 |
| 2.3.3 段页式管理方式 | 第26页 |
| 2.4 快速地址变换技术 | 第26-29页 |
| 2.4.1 TLB概述 | 第26-27页 |
| 2.4.2 处理缺页和TLB缺失 | 第27-28页 |
| 2.4.3 页面大小的选择 | 第28页 |
| 2.4.4 TLB组织方式 | 第28-29页 |
| 2.5 存储空间保护机制 | 第29-30页 |
| 2.6 本章小结 | 第30-32页 |
| 第三章 内存管理单元的结构设计 | 第32-42页 |
| 3.1 MIPS微处理器的整体硬件组成 | 第32-34页 |
| 3.1.1 高速缓存Cache | 第33页 |
| 3.1.2 内存管理单元MMU | 第33-34页 |
| 3.2 MMU设计目标 | 第34-35页 |
| 3.3 MMU工作模式 | 第35-36页 |
| 3.4 TLB指令集 | 第36页 |
| 3.5 MMU地址转换机制 | 第36-39页 |
| 3.5.1 虚实地址转换 | 第36-38页 |
| 3.5.2 存储空间保护 | 第38-39页 |
| 3.6 本章小结 | 第39-42页 |
| 第四章 内存管理单元的电路设计 | 第42-60页 |
| 4.1 MMU微体系结构 | 第42-44页 |
| 4.2 MMU数据通路的设计 | 第44-54页 |
| 4.2.1 MMU寄存器组的设计 | 第44-48页 |
| 4.2.2 页表项的设计 | 第48-51页 |
| 4.2.3 TLB模块的设计 | 第51-54页 |
| 4.3 MMU控制模块的设计 | 第54-56页 |
| 4.3.1 MMU控制模块的电路设计 | 第54页 |
| 4.3.2 MMU的工作流程 | 第54-56页 |
| 4.4 MMU的异常处理 | 第56-58页 |
| 4.5 本章小结 | 第58-60页 |
| 第五章 内存管理单元的功能验证 | 第60-70页 |
| 5.1 MMU验证策略 | 第60-61页 |
| 5.2 MMU功能验证 | 第61-65页 |
| 5.2.1 TLB指令功能仿真 | 第61-63页 |
| 5.2.2 MMU地址转换功能仿真 | 第63-64页 |
| 5.2.3 MMU异常功能仿真 | 第64-65页 |
| 5.3 MMU的FPGA仿真 | 第65-68页 |
| 5.3.1 ZedBoard开发板简介 | 第65-66页 |
| 5.3.2 仿真结果 | 第66-68页 |
| 5.4 本章小结 | 第68-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 总结 | 第70-71页 |
| 6.2 展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |
