基于行数据存储的CBCT图像重建FPGA电路的优化与设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题来源 | 第8页 |
| 1.2 课题研究的目的与意义 | 第8-9页 |
| 1.3 国内外相关技术发展现状 | 第9-11页 |
| 1.3.1 CBCT图像重建算法研究现状 | 第9页 |
| 1.3.2 重建算法实现方法研究现状 | 第9-10页 |
| 1.3.3 基于FPGA硬件研究现状 | 第10-11页 |
| 1.4 本文主要工作 | 第11-13页 |
| 第2章 基本模型与算法理论背景 | 第13-26页 |
| 2.1 螺旋CBCT物理模型 | 第13-15页 |
| 2.2 Katsevich算法简介 | 第15-16页 |
| 2.3 算法实现过程分析 | 第16-24页 |
| 2.3.1 CBCT物理模型参数 | 第16-18页 |
| 2.3.2 离散希尔伯特变换 | 第18-20页 |
| 2.3.3 插值过程 | 第20-22页 |
| 2.3.4 反投影过程 | 第22-24页 |
| 2.4 整体设计结构与工作流程 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 算法的优化过程与电路设计 | 第26-44页 |
| 3.1 基于投影帧方式的优化 | 第26-29页 |
| 3.2 基于行数据存储的优化 | 第29-34页 |
| 3.3 基于行数据存储的各电路模块 | 第34-43页 |
| 3.3.1 握手信号FSM模块 | 第35-38页 |
| 3.3.2 可配置流水结构DHT模块 | 第38-40页 |
| 3.3.3 DHT结果存储及乒乓RAM | 第40-42页 |
| 3.3.4 ACC模块 | 第42-43页 |
| 3.4 本章小结 | 第43-44页 |
| 第4章 128位PCIE事务层接口逻辑设计 | 第44-58页 |
| 4.1 PCIe高速总线简介 | 第44-49页 |
| 4.1.1 PCIe总线与传统总线的区别 | 第44-45页 |
| 4.1.2 PCIe的分层协议栈 | 第45-46页 |
| 4.1.3 PCIe事务层及TLP介绍 | 第46-49页 |
| 4.2 PCIe事务层接口FPGA电路设计 | 第49-56页 |
| 4.2.1 AXI4-Stream时序 | 第50-52页 |
| 4.2.2 Rx_Engine解码逻辑设计 | 第52-54页 |
| 4.2.3 Tx_Engine编码逻辑设计 | 第54-55页 |
| 4.2.4 TBUS寄存器管理模块设计 | 第55页 |
| 4.2.5 DMA逻辑设计 | 第55-56页 |
| 4.3 软硬件接口 | 第56-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第5章 数据验证与实验结果 | 第58-62页 |
| 5.1 DHT与反投影模块的验证 | 第58-60页 |
| 5.2 系统整体结果展示 | 第60-61页 |
| 5.3 本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第67-69页 |
| 致谢 | 第69页 |
