| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 引言 | 第15页 |
| 1.2 JPEG2000编解码系统的研究现状 | 第15-17页 |
| 1.3 本文章节安排 | 第17-21页 |
| 第二章 算法简介及系统整体架构设计 | 第21-29页 |
| 2.1 引言 | 第21页 |
| 2.2 JPEG2000编解码算法简介 | 第21-26页 |
| 2.2.1 预处理 | 第21-22页 |
| 2.2.2 离散小波变换 | 第22-23页 |
| 2.2.3 均匀标量量化 | 第23-24页 |
| 2.2.4 Tier-1 编解码 | 第24-25页 |
| 2.2.5 Tier-2 编解码 | 第25-26页 |
| 2.3 解码系统的设计结构 | 第26-29页 |
| 第三章 MQ解码器的FPGA设计实现 | 第29-61页 |
| 3.1 引言 | 第29页 |
| 3.2 高级综合工具 | 第29-37页 |
| 3.2.1 HLS的开发流程及特点 | 第31-32页 |
| 3.2.2 HLS使用的用户约束 | 第32-37页 |
| 3.3 MQ解码算法原理及FPGA实现的难点分析 | 第37-48页 |
| 3.3.1 MQ算术编解码算法分析 | 第37-47页 |
| 3.3.2 MQ解码器目前的研究现状 | 第47-48页 |
| 3.4 MQ解码器的结构优化 | 第48-55页 |
| 3.4.1 概率索引值的预测 | 第49-50页 |
| 3.4.2 重新归一化A左移位数的确定 | 第50-51页 |
| 3.4.3 C值更新方式以及压缩码流读取方式的的改进 | 第51-52页 |
| 3.4.4 解码器的寄存器更新优化 | 第52-55页 |
| 3.5 实验结果分析 | 第55-59页 |
| 3.5.1 高级综合仿真约束与性能对比 | 第55-58页 |
| 3.5.2 高级综合实现与RTL实现的解码器性能比较 | 第58-59页 |
| 3.6 本章小结 | 第59-61页 |
| 第四章 Tier-1 的并行调度实现 | 第61-69页 |
| 4.1 引言 | 第61页 |
| 4.2 Tier-1 码块编解码算法分析 | 第61-63页 |
| 4.2.1 Tier-1 编解码结构 | 第61-62页 |
| 4.2.2 Tier-1 编解码并行实现的可行性分析 | 第62-63页 |
| 4.3 Tier-1 解码的并行调度方案设计与实现 | 第63-67页 |
| 4.3.1 Tier-1 并行调度的结构设计 | 第63-66页 |
| 4.3.2 实验仿真及结果分析 | 第66-67页 |
| 4.4 本章小结 | 第67-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 论文研究工作总结 | 第69页 |
| 5.2 进一步的研究计划 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |
