| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 前言 | 第8-11页 |
| 第一章 无绝缘轨道电路系统发送器的原理与构成 | 第11-14页 |
| 1.1 发送器原理框图 | 第11-12页 |
| 1.2 发送器的工作原理 | 第12页 |
| 1.3 发送器功能需求 | 第12页 |
| 1.4 发送器技术指标要求 | 第12-14页 |
| 第二章 无绝缘轨道电路系统发送器的可靠性设计 | 第14-18页 |
| 2.1 发送器的主要安全风险类型 | 第14页 |
| 2.2 无绝缘轨道电路系统发送器的硬件及软件安全措施设计 | 第14-16页 |
| 2.2.1 硬件的故障-安全措施 | 第14-15页 |
| 2.2.2 软件的故障-安全措施 | 第15-16页 |
| 2.3 发送器的“N+1”冗余设计 | 第16-17页 |
| 2.4 发送器抗干扰设计 | 第17页 |
| 2.5 雷电防护设计 | 第17-18页 |
| 第三章 无绝缘轨道电路系统发送器的硬件电路设计 | 第18-27页 |
| 3.1 发送主板电路 | 第19-21页 |
| 3.2 编码条件采集电路 | 第21-22页 |
| 3.3 安全与门电路 | 第22-23页 |
| 3.4 FSK信号输出电路 | 第23页 |
| 3.5 报警继电器驱动电路 | 第23-24页 |
| 3.6 低频及主、副CPU工作灯电路 | 第24-25页 |
| 3.7 功放器的电路设计 | 第25-27页 |
| 3.7.1 功放器的主要作用 | 第25页 |
| 3.7.2 功放器的电路原理 | 第25-27页 |
| 第四章 无绝缘轨道电路系统发送器软件设计 | 第27-41页 |
| 4.1 发送器主程序设计 | 第27-30页 |
| 4.1.1 发送器主CPU主程序流程图 | 第27-28页 |
| 4.1.2 发送器副CPU主程序流程图 | 第28-30页 |
| 4.2 主要功能模块 | 第30-39页 |
| 4.2.1 编码采集模块 | 第30页 |
| 4.2.2 信息编码模块 | 第30-31页 |
| 4.2.3 低频检测模块 | 第31-32页 |
| 4.2.4 安全门驱动模块 | 第32-33页 |
| 4.2.5 软件看门狗 | 第33-34页 |
| 4.2.6 移频检测模块 | 第34-35页 |
| 4.2.7 功出电压检测模块 | 第35-36页 |
| 4.2.8 报警检测模块 | 第36-37页 |
| 4.2.9 双CPU校对模块 | 第37-38页 |
| 4.2.10 CAN总线通信模块 | 第38-39页 |
| 4.3 软件设计中采取的措施 | 第39-41页 |
| 第五章 无绝缘轨道电路系统发送器整体测试 | 第41-53页 |
| 5.1 发送器硬件需求测试 | 第41-43页 |
| 5.1.1 发送器硬件需求测试 | 第41-42页 |
| 5.1.2 发送器功放需求测试 | 第42-43页 |
| 5.2 发送器软件需求测试 | 第43-44页 |
| 5.3 发送器软硬件集成测试 | 第44-45页 |
| 5.4 发送器功能测试 | 第45-53页 |
| 结论 | 第53-55页 |
| 参考文献 | 第55-58页 |
| 作者简介、发表文章及研究成果目录 | 第58-59页 |
| 致谢 | 第59-60页 |