低功耗混合逻辑电路设计
| 论文摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 引言 | 第8-9页 |
| 1 绪论 | 第9-12页 |
| ·低功耗集成电路的研究背景 | 第9-10页 |
| ·本论文的主要研究内容以及安排 | 第10页 |
| ·本章小结 | 第10-12页 |
| 2 低功耗CMOS集成电路设计 | 第12-27页 |
| ·集成电路的发展现状和趋势 | 第12-13页 |
| ·集成电路的发展现状 | 第12-13页 |
| ·集成电路的发展趋势 | 第13页 |
| ·我国集成电路发展的挑战及其对策 | 第13-15页 |
| ·我国集成电路发展中的挑战 | 第14页 |
| ·相应的对策 | 第14-15页 |
| ·低功耗CMOS集成电路的功耗分析 | 第15-16页 |
| ·低功耗CMOS集成电路漏电流的种类以及特征 | 第16-21页 |
| ·栅隧道电流 | 第17-19页 |
| ·亚阈值漏电流 | 第19-20页 |
| ·BTBT漏电流 | 第20-21页 |
| ·漏电流与工艺的关系 | 第21-22页 |
| ·电路级漏电流的分析 | 第22-23页 |
| ·漏功耗减小技术 | 第23-24页 |
| ·改变阱工艺 | 第23页 |
| ·叠加效应 | 第23-24页 |
| ·多阈值设计 | 第24页 |
| ·低功耗CMOS集成电路设计方法的谈论 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 3 加法器的研究 | 第27-44页 |
| ·加法器的基本原理 | 第27-28页 |
| ·加法器的讨论 | 第28-39页 |
| ·串行进位加法器 | 第29-32页 |
| ·线性进位选择加法器 | 第32-33页 |
| ·超前进位加法器 | 第33-35页 |
| ·曼彻斯特加法器 | 第35-38页 |
| ·进位旁路加法器 | 第38-39页 |
| ·加法器性能指标 | 第39-43页 |
| ·延时 | 第39-40页 |
| ·功耗 | 第40-42页 |
| ·功耗延时积 | 第42页 |
| ·能量延时积 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 4 新型4位超前进位加法器的研究 | 第44-61页 |
| ·新型4位超前进位加法器的原理 | 第44-51页 |
| ·新型4位超前进位加法器的模块优化及其实现 | 第51-55页 |
| ·仿真、对比及数据分析 | 第55-60页 |
| ·本章小结 | 第60-61页 |
| 5 新型4位栅压自举加法器的研究 | 第61-73页 |
| ·加法器常用模块分析和选择 | 第61-65页 |
| ·新型4位栅压自举加法器原理 | 第65-67页 |
| ·仿真、对比及数据分析 | 第67-72页 |
| ·本章小结 | 第72-73页 |
| 6 结论 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 在学研究成果 | 第78-79页 |
| 致谢 | 第79页 |
