基于高频雷达的信号处理板设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景及意义 | 第8-9页 |
| ·国内外研究现状及成果 | 第9-11页 |
| ·数字信号处理器件的发展 | 第9-10页 |
| ·雷达信号处理板国内外研究现状 | 第10-11页 |
| ·本文的主要工作 | 第11-13页 |
| 第2章 高频雷达信号处理板方案设计 | 第13-27页 |
| ·多处理器系统概述 | 第13-17页 |
| ·典型多处理器系统 | 第13-15页 |
| ·多处理器系统互联网络拓扑结构 | 第15-17页 |
| ·信号处理板总体方案设计 | 第17-26页 |
| ·高频雷达信号处理运算量分析 | 第17-19页 |
| ·DSP 与FPGA 器件选型 | 第19-21页 |
| ·多TS201S DSP 系统耦合方案设计 | 第21-25页 |
| ·高频雷达信号处理板总体方案设计 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 信号处理板硬件电路设计 | 第27-50页 |
| ·多TS201S DSP 系统设计 | 第27-36页 |
| ·簇内DSP 间外部总线接口设计 | 第27-30页 |
| ·DSP 间链路口设计 | 第30-31页 |
| ·外部存储器设计 | 第31-35页 |
| ·DSP 与FPGA 接口设计 | 第35-36页 |
| ·外围电路设计 | 第36-46页 |
| ·时钟电路设计 | 第36-39页 |
| ·复位电路设计 | 第39页 |
| ·JTAG 电路设计 | 第39-40页 |
| ·以太网接口电路设计 | 第40-42页 |
| ·FPGA 配置电路设计 | 第42-43页 |
| ·电源设计 | 第43-46页 |
| ·高速电路板PCB 设计 | 第46-49页 |
| ·高速PCB 板叠层设计 | 第47-48页 |
| ·高速PCB 板布局 | 第48页 |
| ·高速PCB 板布线 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 基于FPGA 的链路口协议的设计与仿真 | 第50-60页 |
| ·链路口协议介绍 | 第50-51页 |
| ·链路口接收通道的FPGA 设计 | 第51-55页 |
| ·链路口发送通道的FPGA 设计 | 第55-59页 |
| ·本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-66页 |
| 致谢 | 第66页 |
