| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-16页 |
| ·选题的意义 | 第8-9页 |
| ·课题研究现状 | 第9-14页 |
| ·多核并行编程模型研究现状 | 第9-10页 |
| ·现有的高性能异构多核计算系统研究现状 | 第10-13页 |
| ·面临的问题域挑战 | 第13-14页 |
| ·研究内容和论文结构 | 第14-16页 |
| 第二章 FPGA 技术和 Zynq 异构多核处理平台概述 | 第16-28页 |
| ·FPGA 概述及发展现状 | 第16-21页 |
| ·FPGA 概述 | 第16-17页 |
| ·FPGA 技术的发展现状 | 第17-19页 |
| ·FPGA 硬件加速原理 | 第19-21页 |
| ·FPGA 动态部分可重构技术 | 第21-25页 |
| ·可重构系统的分类 | 第21-22页 |
| ·基于 FPGA 的动态可重构系统架构 | 第22-25页 |
| ·Zynq-7000 AP SoC 异构系统体系结构 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 第三章 基于 Zynq 的异构并行计算系统架构设计 | 第28-44页 |
| ·异构核间通信方法 | 第28-34页 |
| ·基于 AXI_GP 接口的低速通信 | 第28-32页 |
| ·基于 AXI_HP 接口的高速通信 | 第32-34页 |
| ·各类通信方法的性能比较 | 第34页 |
| ·并行编程模型架构分析与设计 | 第34-38页 |
| ·MapReduce 并行编程模型概述 | 第34-36页 |
| ·MapReduce 性能分析 | 第36-37页 |
| ·并行编程模型架构设计 | 第37-38页 |
| ·异构多核系统中的 FPGA 设计及重构方法 | 第38-42页 |
| ·FPGA 硬件架构设计 | 第38-40页 |
| ·异构系统下 FPGA 的动态重构方法 | 第40-42页 |
| ·本章小结 | 第42-44页 |
| 第四章 基于异构多核系统的并行编程模型实现 | 第44-68页 |
| ·Phoenix 系统概述 | 第44-46页 |
| ·并行算法的 FPGA 硬件实现和驱动程序设计 | 第46-53页 |
| ·并行算法的 FPGA 硬件实现 | 第46-50页 |
| ·IP 核驱动设计 | 第50-53页 |
| ·FPGA 动态重构系统实现 | 第53-61页 |
| ·重构系统硬件搭建 | 第54-57页 |
| ·重构系统软件开发 | 第57-59页 |
| ·动态重构系统实现 | 第59-61页 |
| ·在 Zynq 异构多核处理器上实现 Phoenix 系统 | 第61-67页 |
| ·嵌入式 SoC 系统硬件搭建 | 第61-62页 |
| ·嵌入式 Linux 的编译与移植 | 第62-64页 |
| ·并行编程模型的实现 | 第64-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 并行编程模型性能测试与分析 | 第68-88页 |
| ·异构核间通信速率测试 | 第68-73页 |
| ·基于 AXI_GP 接口的低速通信性能测试 | 第68-71页 |
| ·基于 AXI_HP 接口的高速通信性能测试 | 第71-73页 |
| ·FPGA 可重构系统性能测试 | 第73-77页 |
| ·基于 ICAP 的重构性能测试 | 第73-75页 |
| ·基于 PCAP 的重构性能测试 | 第75-77页 |
| ·并行编程模型性能测试 | 第77-85页 |
| ·实验硬件平台 | 第77页 |
| ·测试用例描述 | 第77-80页 |
| ·实验结果 | 第80-85页 |
| ·本章小结 | 第85-88页 |
| 第六章 总结与展望 | 第88-90页 |
| 致谢 | 第90-92页 |
| 参考文献 | 第92-96页 |
