高速大容量存储系统的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题研究背景和意义 | 第7页 |
| ·存储系统的研究现状和发展趋势 | 第7-12页 |
| ·国外研究现状 | 第7-9页 |
| ·国内研究现状 | 第9-11页 |
| ·存储系统的发展趋势 | 第11-12页 |
| ·论文结构安排 | 第12-13页 |
| 第二章 存储系统方案设计 | 第13-31页 |
| ·存储系统的需求分析和方案 | 第13-14页 |
| ·存储系统的功能需求 | 第13页 |
| ·存储系统的技术指标 | 第13-14页 |
| ·存储系统的方案选择 | 第14页 |
| ·主要芯片选型和介绍 | 第14-23页 |
| ·存储芯片的选型 | 第15-16页 |
| ·存储芯片的介绍 | 第16-19页 |
| ·FLASH 阵列的组织 | 第19-20页 |
| ·主控芯片的选型 | 第20-22页 |
| ·主控芯片介绍 | 第22-23页 |
| ·硬件平台实现的要点 | 第23-28页 |
| ·高速接口设计 | 第23-24页 |
| ·电源设计 | 第24-28页 |
| ·软件的结构设计 | 第28-29页 |
| ·本章总结 | 第29-31页 |
| 第三章 PCIe 控制器的设计与实现 | 第31-45页 |
| ·PCIe 总线概述 | 第31-36页 |
| ·PCIe 总线的拓扑结构 | 第31-32页 |
| ·PCIe 设备的分层结构 | 第32-33页 |
| ·PCIe 总线事务 | 第33-35页 |
| ·PCIe 中断 | 第35-36页 |
| ·PCIe 端点 IP 核 | 第36-38页 |
| ·PCIe BMD 的设计与实现 | 第38-43页 |
| ·发送引擎 | 第39-40页 |
| ·接收引擎 | 第40-41页 |
| ·DMA 控制器的验证 | 第41-43页 |
| ·本章小结 | 第43-45页 |
| 第四章 差错控制编码 | 第45-59页 |
| ·BCH 码基本原理 | 第45-47页 |
| ·BCH 介绍 | 第45页 |
| ·BCH 码编译码原理 | 第45-47页 |
| ·有限域乘法器的设计 | 第47-49页 |
| ·BCH 编码器 | 第49-51页 |
| ·BCH 编译码器的设计 | 第49页 |
| ·并行 BCH 编码的实现 | 第49-50页 |
| ·并行 BCH 编码器接口 | 第50-51页 |
| ·BCH 译码器 | 第51-57页 |
| ·计算伴随式 S | 第51-53页 |
| ·错误位置多项式求解 | 第53-55页 |
| ·钱搜索模块 | 第55-56页 |
| ·译码器的接口设计 | 第56-57页 |
| ·本章总结 | 第57-59页 |
| 第五章 FLASH 阵列控制 | 第59-69页 |
| ·FLASH 控制器的设计 | 第59-65页 |
| ·控制器整体设计 | 第59-60页 |
| ·复位和设置属性操作 | 第60-61页 |
| ·双 plane 页编程操作 | 第61-63页 |
| ·双 plane 页读取操作 | 第63-64页 |
| ·双 plane 块擦除操作 | 第64-65页 |
| ·坏块管理 | 第65-67页 |
| ·初始坏块表的建立 | 第66页 |
| ·坏块表的维护 | 第66-67页 |
| ·文件管理 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 硕士期间研究成果 | 第75-76页 |
