中高速无线自组织网络中继平台硬件系统设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·课题研究背景和意义 | 第7页 |
| ·国内外发展情况 | 第7-8页 |
| ·论文主要工作及安排 | 第8-9页 |
| 第二章 中高速无线自组织网络 | 第9-15页 |
| ·自组织网络 | 第9-11页 |
| ·自组织网概述 | 第9-10页 |
| ·自组织网络特征 | 第10页 |
| ·自组织网的应用需求 | 第10-11页 |
| ·中高速无线自组网络技术 | 第11-12页 |
| ·中高速无线自组网通信体制 | 第12页 |
| ·中高速无线自组织网络系统方案 | 第12-14页 |
| ·本章小结 | 第14-15页 |
| 第三章 中高速无线自组织网络中继平台硬件总体设计 | 第15-21页 |
| ·中继平台需求分析 | 第15-16页 |
| ·功能性 | 第15页 |
| ·高数据速率 | 第15页 |
| ·高处理能力 | 第15页 |
| ·灵活性 | 第15-16页 |
| ·软件无线电 | 第16-17页 |
| ·中继平台架构设计 | 第17-20页 |
| ·中继平台总体架构 | 第17页 |
| ·中继平台功能模块划分 | 第17页 |
| ·中继平台各模块方案设计 | 第17-20页 |
| ·本章小结 | 第20-21页 |
| 第四章 中继平台模块设计 | 第21-45页 |
| ·基带信号处理模块设计 | 第21-29页 |
| ·基带信号处理模块概述 | 第21-22页 |
| ·FPGA 芯片选型 | 第22-23页 |
| ·复位逻辑电路设计 | 第23-24页 |
| ·时钟电路设计 | 第24-27页 |
| ·存储电路设计 | 第27-29页 |
| ·路由功能实现模块设计 | 第29-37页 |
| ·路由功能实现模块概述 | 第29-30页 |
| ·DSP 芯片选型 | 第30-31页 |
| ·DSP 最小系统设计 | 第31-34页 |
| ·EMIF 总线设计 | 第34-35页 |
| ·DDR2 电路设计 | 第35-37页 |
| ·数据转换模块设计 | 第37-40页 |
| ·数据转换模块设计概述 | 第37页 |
| ·数据转换芯片选型 | 第37-38页 |
| ·数据转换电路设计 | 第38-40页 |
| ·射频模块设计 | 第40-42页 |
| ·射频模块概述 | 第40页 |
| ·射频收发芯片选型 | 第40-41页 |
| ·射频收发器电路设计 | 第41-42页 |
| ·电源模块设计 | 第42-44页 |
| ·电源模块设计概述 | 第42页 |
| ·电源模块需求分析 | 第42-43页 |
| ·电源模块电路设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 中继平台系统测试 | 第45-55页 |
| ·调试与测试环境 | 第45页 |
| ·电源模块测试 | 第45-46页 |
| ·DDR SDRAM 性能测试 | 第46-47页 |
| ·DSP 与 FPGA 通讯测试 | 第47-48页 |
| ·射频环路测试 | 第48-53页 |
| ·本章小结 | 第53-55页 |
| 第六章 总结与展望 | 第55-57页 |
| ·总结 | 第55页 |
| ·展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-62页 |
