基于龙芯平台的并行化动态二进制翻译中无锁队列的研究
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第一章 绪论 | 第11-23页 |
| ·研究背景 | 第11-16页 |
| ·多核处理器简介 | 第12-13页 |
| ·龙芯CPU架构简介 | 第13-14页 |
| ·二进制翻译技术简介 | 第14-16页 |
| ·并行化优化方法 | 第16-17页 |
| ·数据级并行 | 第16页 |
| ·指令级并行 | 第16页 |
| ·线程级并行 | 第16-17页 |
| ·研究意义 | 第17页 |
| ·国内外研究现状 | 第17-20页 |
| ·本文研究内容与主要贡献 | 第20页 |
| ·本文结构与章节 | 第20-23页 |
| 第二章 QEMU与并行全系统模拟 | 第23-39页 |
| ·模拟器相关背景 | 第23-24页 |
| ·QEMU架构与简析 | 第24-30页 |
| ·并行全系统模拟器 | 第30-32页 |
| ·COREMU架构与代码简析 | 第32-34页 |
| ·QEMU在龙芯上的并行化方法与需要解决的问题 | 第34-38页 |
| ·QEMU在龙芯上的并行化方法 | 第34-37页 |
| ·原子指令翻译问题 | 第37-38页 |
| ·无锁中断队列问题 | 第38页 |
| ·本章小结 | 第38-39页 |
| 第三章 原子指令的翻译方案 | 第39-53页 |
| ·原子指令概述 | 第39-40页 |
| ·X86架构下的原子指令 | 第40-42页 |
| ·MIPS/ARM架构下的原子指令 | 第42-43页 |
| ·X86到MIPS/ARM的原子指令翻译方案 | 第43-51页 |
| ·对齐情况下的原子指令翻译 | 第43-45页 |
| ·非对齐情况下的原子指令翻译 | 第45-51页 |
| ·本章小结 | 第51-53页 |
| 第四章 中断模拟中无锁队列问题及其解决办法 | 第53-67页 |
| ·中断模拟 | 第53-55页 |
| ·Linux的信号处理机制 | 第53-54页 |
| ·并行全系统模拟中的中断模拟 | 第54-55页 |
| ·有锁队列 | 第55-56页 |
| ·同步操作中的ABA问题 | 第56-57页 |
| ·无锁队列 | 第57-65页 |
| ·使用CAS2实现的无锁队列 | 第58-59页 |
| ·使用11/sc指令对实现的无锁队列 | 第59-62页 |
| ·基于安全读的无锁队列 | 第62-65页 |
| ·本章小结 | 第65-67页 |
| 第五章 实验与分析 | 第67-73页 |
| ·实验平台 | 第67页 |
| ·MultiThread Pi | 第67-70页 |
| ·7-zip benchmark | 第70页 |
| ·实验结果分析 | 第70-73页 |
| 第六章 总结与展望 | 第73-75页 |
| ·全文总结 | 第73页 |
| ·研究展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 在读期间发表的学术论文与取得的研究成果 | 第79页 |
