| 摘要 | 第1-7页 |
| ABSTRACT | 第7-9页 |
| 目录 | 第9-11页 |
| 第一章 前言 | 第11-17页 |
| ·多核处理器的发展 | 第11-15页 |
| ·复杂多核处理器的验证 | 第15-16页 |
| ·文章结构 | 第16-17页 |
| 第二章 Cache 一致性和现有的参考模型 | 第17-35页 |
| ·Cache 一致性问题 | 第17-28页 |
| ·监听协议 | 第22-23页 |
| ·目录协议 | 第23页 |
| ·Cache 一致性协议举例 | 第23-28页 |
| ·现有的多核处理器参考模型 | 第28-29页 |
| ·多核处理器结构 | 第29-32页 |
| ·处理器 CK610 体系结构 | 第29-32页 |
| ·处理器ck610指令集 | 第32-35页 |
| 第三章 功能精确型多核参考模型的架构与流程 | 第35-40页 |
| ·多核参考模型工作流程 | 第36-37页 |
| ·高速缓存一致性模块 | 第37-38页 |
| ·提前执行模块 | 第38-40页 |
| ·提前执行的地址和数据 | 第38页 |
| ·提前执行堆栈 | 第38-40页 |
| 第四章 功能精确型参考模型的实现 | 第40-55页 |
| ·smp 头文件（class_smp.h） | 第41-42页 |
| ·smu 头文件（class_smu.h） | 第42-44页 |
| ·cpu 头文件（class Cpu.h） | 第44-45页 |
| ·dcache 的头文件（class_dcache.h） | 第45-47页 |
| ·读操作函数（CacheLD） | 第47-49页 |
| ·写操作函数（CacheST） | 第49页 |
| ·读缺失函数（ LD_MissReq） | 第49-51页 |
| ·写命中函数（ST_HitSReq） | 第51页 |
| ·写缺失函数（ST_MissReq） | 第51-52页 |
| ·提前执行函数（PreExecute） | 第52-53页 |
| ·执行一条指令函数（Step） | 第53-55页 |
| 第五章 仿真结果 | 第55-60页 |
| 第六章 结论 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 附录一 | 第66-67页 |
| 附录二 | 第67-78页 |