全电子高压脉冲轨道电路接收器的硬件研究与设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-14页 |
| ·课题研究的背景和意义 | 第9-11页 |
| ·国内外发展现状 | 第11-12页 |
| ·论文主要工作内容 | 第12-14页 |
| 2 全电子高压脉冲轨道电路 | 第14-27页 |
| ·轨道电路基本原理 | 第14-15页 |
| ·轨道电路分类 | 第15-16页 |
| ·全电子高压脉冲轨道电路 | 第16-25页 |
| ·高压脉冲轨道电路原理 | 第17-18页 |
| ·高压脉冲发送端 | 第18-20页 |
| ·高压脉冲接收端 | 第20-24页 |
| ·全电子高压脉冲轨道电路优势 | 第24-25页 |
| ·高压脉冲轨道电路数字化 | 第25-27页 |
| 3 接收器的总体设计 | 第27-31页 |
| ·功能需求 | 第27-28页 |
| ·功能规划 | 第28-29页 |
| ·设计原则与扩展 | 第29-31页 |
| 4 全电子高压脉冲轨道电路接收器硬件设计 | 第31-57页 |
| ·AVR 单片机 | 第31-32页 |
| ·ATmega128 | 第32-37页 |
| ·电源设计 | 第37-40页 |
| ·数字电源设计 | 第38页 |
| ·模拟电源设计 | 第38-40页 |
| ·输入电路设计 | 第40-43页 |
| ·调理电路 | 第40-42页 |
| ·光电耦合电路 | 第42-43页 |
| ·ATmega128 的外围接口设计 | 第43-49页 |
| ·复位电路设计 | 第43-44页 |
| ·晶振电路设计 | 第44-45页 |
| ·JTAG 接口设计 | 第45-46页 |
| ·串口电路设计 | 第46-47页 |
| ·单片机与 SRAM 接口设计 | 第47-49页 |
| ·输出电路设计 | 第49-51页 |
| ·输出开关与检测电路 | 第49-50页 |
| ·安全与门逻辑 | 第50页 |
| ·安全与门电路 | 第50-51页 |
| ·接收器冗余设计 | 第51-55页 |
| ·双 CPU 安全结构设计 | 第51-54页 |
| ·双机冗余结构 | 第54-55页 |
| ·高压脉冲发码电路的防护 | 第55-57页 |
| 5 接收器硬件电路调试 | 第57-60页 |
| ·搭建硬件测试平台 | 第57页 |
| ·硬件电路调试 | 第57-59页 |
| ·小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 攻读学位期间的研究成果 | 第65页 |
