| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| §1-1 课题研究背景及其意义 | 第9页 |
| §1-2 技术发展状态 | 第9-10页 |
| §1-3 函数信号发生器的技术动态 | 第10-13页 |
| 1-3-1. 函数信号发生器的几种实现方式 | 第10-11页 |
| 1-3-2. 虚拟仪器技术在函数信号发生器的应用 | 第11页 |
| 1-3-3. SOPC 技术在函数信号发生器的应用 | 第11-12页 |
| 1-3-4. DDS 技术在函数信号发生器的应用 | 第12-13页 |
| §1-4 论文主要工作和结构安排 | 第13-14页 |
| 第二章 函数信号发生器设计研究的相关技术 | 第14-28页 |
| §2-1 虚拟仪器技术 | 第14-19页 |
| 2-1-1. 虚拟仪器的特点 | 第14-15页 |
| 2-1-2. 虚拟仪器的硬件 | 第15-16页 |
| 2-1-3. 虚拟仪器的软件 | 第16-17页 |
| 2-1-4. LabVIEW 软件开发平台 | 第17-19页 |
| §2-2 FPGA 设计流程 | 第19-21页 |
| §2-3 SOPC 技术 | 第21-25页 |
| 2-3-1. Quartus Ⅱ软件开发平台 | 第23-24页 |
| 2-3-2. Nios Ⅱ IDE 软件开发 | 第24-25页 |
| §2-4 DDS 技术 | 第25-28页 |
| 2-4-1. DDS 系统结构 | 第25-26页 |
| 2-4-2. DDS 原理 | 第26-28页 |
| 第三章 虚拟函数信号发生器的总体设计方案 | 第28-30页 |
| §3-1 虚拟函数信号发生器实现功能及技术指标 | 第28页 |
| 3-1-1. 基本实现功能 | 第28页 |
| 3-1-2. 基本技术指标 | 第28页 |
| §3-2 虚拟函数信号发生器的系统原理设计 | 第28-30页 |
| 第四章 虚拟函数信号发生器硬件部分的设计 | 第30-43页 |
| §4-1 SOPC 片上系统的开发设计 | 第30-36页 |
| 4-1-1. 锁相环 PLL 模块的设计 | 第30-31页 |
| 4-1-2. Nios 软核模块的定制 | 第31-33页 |
| 4-1-3. DDS 模块的设计 | 第33-35页 |
| 4-1-4. RAM 模块的设计 | 第35-36页 |
| §4-2 硬件的编译和配置 | 第36页 |
| §4-3 电路的设计 | 第36-43页 |
| 4-3-1. 主芯片的选择 | 第36-37页 |
| 4-3-2. FLASH 存储器 | 第37页 |
| 4-3-3. SDRAM 电路 | 第37-38页 |
| 4-3-4. 电源电路 | 第38-39页 |
| 4-3-5. RS232 电路 | 第39-40页 |
| 4-3-6. LCD 模块 | 第40-41页 |
| 4-3-7. D/A 电路 | 第41-43页 |
| 第五章 虚拟函数信号发生器的软件部分 | 第43-50页 |
| §5-1 LabVIEW 波形编辑的设计 | 第43-44页 |
| §5-2 程序框图设计 | 第44-45页 |
| §5-3 通讯部分的设计 | 第45-48页 |
| 5-3-1. 串口通信的介绍 | 第45-46页 |
| 5-3-2. 串口通信设计方法 | 第46-48页 |
| §5-4 嵌入式程序的编写 | 第48-50页 |
| 第六章 系统的调试和实验结果 | 第50-54页 |
| §6-1 NIOSⅡ模块部分的调试 | 第50页 |
| §6-2 系统的仿真 | 第50-51页 |
| §6-3 系统测试结果 | 第51-54页 |
| 6-3-1. 波形测试结果 | 第51-52页 |
| 6-3-2. 频率测试结果 | 第52-54页 |
| 第七章 结论和展望 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 攻读学位期间所取得的相关科研成果 | 第58-59页 |
| 附录 A | 第59-60页 |
| 附录 B | 第60-61页 |