| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题来源与研究意义 | 第10页 |
| ·国内外研究现状 | 第10-12页 |
| ·论文结构 | 第12-14页 |
| 第二章 嵌套分割高斯随机数发生器的设计 | 第14-41页 |
| ·Ziggurat 高斯随机数发生器 | 第14-18页 |
| ·嵌套分割高斯随机数发生器的提出 | 第18-28页 |
| ·嵌套分割高斯随机数发生器整体结构 | 第18-20页 |
| ·高斯分布概率密度函数的嵌套分割 | 第20-26页 |
| ·高斯分布概率密度函数尾部区域的分割 | 第26-28页 |
| ·嵌套分割高斯随机数发生器的硬件实现 | 第28-37页 |
| ·嵌套分割随机数发生器的整体硬件结构 | 第28-30页 |
| ·均匀分布随机数模块的设计 | 第30-32页 |
| ·顶部和尾部模块的设计 | 第32-36页 |
| ·ROM 选择模块的设计 | 第36-37页 |
| ·嵌套分割高斯随机数发生器整体和各模块的仿真及验证 | 第37-39页 |
| ·本章小结 | 第39-41页 |
| 第三章 16 位定点乘法器的设计 | 第41-70页 |
| ·修正 Booth 乘法器结构 | 第41-45页 |
| ·改进冗余并行乘法器结构 | 第45-58页 |
| ·改进冗余并行乘法器整体结构 | 第45-48页 |
| ·Booth 编解码模块的改进和设计 | 第48-54页 |
| ·部分积修正模块的改进和设计 | 第54-58页 |
| ·其他子电路设计 | 第58-64页 |
| ·冗余二进制加法器模块的设计 | 第58-61页 |
| ·冗余二进制到普通二进制转换模块的设计 | 第61-64页 |
| ·改进乘法器整体和各模块的仿真及验证 | 第64-67页 |
| ·改进乘法器综合结果及对比 | 第67-68页 |
| ·本章小结 | 第68-70页 |
| 第四章 嵌套分割高斯随机数发生器的综合对比、统计检验和应用验证 | 第70-81页 |
| ·嵌套分割高斯随机数发生器综合结果及对比分析 | 第70-71页 |
| ·嵌套分割高斯随机数发生器的统计检验 | 第71-75页 |
| ·高斯随机数的 Diehard 检验 | 第71-72页 |
| ·高斯随机数的卡方拟合检验和 K-S 检验 | 第72-74页 |
| ·高斯随机数的相关性检验 | 第74-75页 |
| ·嵌套分割高斯随机数发生器的应用验证 | 第75-79页 |
| ·高斯随机数发生器应用背景 | 第75-76页 |
| ·基于改进高斯随机数发生器的蒙特卡罗硬件加速器设计 | 第76-77页 |
| ·GARCH 模块结构 | 第77-78页 |
| ·w,q 生成模块 | 第78页 |
| ·Black-Scholes 模块结构 | 第78-79页 |
| ·后处理模块 | 第79页 |
| ·基于嵌套分割随机数发生器的蒙特卡罗模拟硬件加速器应用分析 | 第79页 |
| ·本章小结 | 第79-81页 |
| 总结与展望 | 第81-83页 |
| 参考文献 | 第83-88页 |
| 攻读硕士学位期间取得的研究成果 | 第88-89页 |
| 致谢 | 第89-90页 |
| 附件 | 第90页 |
