| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题的研究背景及意义 | 第11-13页 |
| ·有效的提高了信号对干扰和噪声的功率比 | 第11-12页 |
| ·有效地抑制了多径衰落和时延扩展 | 第12页 |
| ·有效地实现了空分多址（SDMA） | 第12-13页 |
| ·现代自适应阵列天线处理所面对的问题 | 第13页 |
| ·LS 算法实现的发展情况 | 第13-14页 |
| ·通过迭代实现 LS 算法 | 第13页 |
| ·通过奇异值分解实现 LS 算法 | 第13-14页 |
| ·通过 QR 分解实现 LS 算法 | 第14页 |
| ·本论文的结构安排 | 第14-15页 |
| 第二章 空域 RLS 及矩阵求逆算法研究 | 第15-26页 |
| ·空域递推最小二乘（RLS）算法 | 第15-16页 |
| ·基于 QR 分解的 RLS 算法 | 第16-19页 |
| ·基于逆 QR 分解的 RLS 算法 | 第19-20页 |
| ·基于 CORDIC 旋转的无开方无除法的 QRD_RLS 算法 | 第20-25页 |
| ·CORDIC 旋转算法原理 | 第20-23页 |
| ·无开方无除法的 QRD_RLS 算法 | 第23-24页 |
| ·基于 LU 分解的线性方程组求解 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 基于 FPGA 高速运算单元研究及实现 | 第26-46页 |
| ·FPGA 简介 | 第26-27页 |
| ·并行与流水的实现 | 第27-29页 |
| ·浮点运算的 FPGA 实现 | 第29-38页 |
| ·系统舍入误差分析 | 第30-31页 |
| ·浮点加法器的实现 | 第31-34页 |
| ·定浮点转换器的实现 | 第34-35页 |
| ·浮点乘法器的实现 | 第35-37页 |
| ·浮点除法器的实现 | 第37-38页 |
| ·基于 CORDIC 旋转的浮点乘除法器和开方运算器的设计 | 第38-45页 |
| ·基于 CORDIC 旋转的浮点乘法器 | 第38-41页 |
| ·基于 CORDIC 旋转的浮点除法器 | 第41-43页 |
| ·基于 CORDIC 旋转的开方器 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 RLS 算法在 FPGA 上的实现 | 第46-67页 |
| ·QRD_RLS 算法的通用子模块设计 | 第46-52页 |
| ·QRD_RLS 算法边界运算模块的设计 | 第46-50页 |
| ·QRD_RLS 算法内部运算模块的设计 | 第50-52页 |
| ·基于脉动结构的高速 RLS 算法实现 | 第52-57页 |
| ·脉动结构的实现 | 第52-56页 |
| ·脉动结构 RLS 算法实现 | 第56-57页 |
| ·基于折叠结构的 RLS 滤波器实现 | 第57-66页 |
| ·FIFO 实现 | 第58-59页 |
| ·折叠算法的实现 | 第59-62页 |
| ·折叠 RLS 的实现 | 第62-65页 |
| ·系数求解模块实现 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 RLS 算法在四阵元抗干扰接收机的测试及结果分析 | 第67-80页 |
| ·测试系统的简介 | 第67-68页 |
| ·实验条件 | 第68页 |
| ·实验测试及结果分析 | 第68-79页 |
| ·脉动 RLS 空域自适应算法测试 | 第68-72页 |
| ·折叠 RLS 空域自适应算法测试 | 第72-74页 |
| ·折叠 RLS 空时二维自适应算法的测试 | 第74-77页 |
| ·DLMS 算法与 QRD_RLS 算法实验对比 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-82页 |
| ·总结 | 第80页 |
| ·展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-86页 |
| 攻硕期间取得的研究成果 | 第86-87页 |
