K波段频率合成器的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-13页 |
| ·研究背景 | 第8-10页 |
| ·频率合成器概述 | 第10-12页 |
| ·频率合成的概念 | 第10页 |
| ·频率合成器的发展 | 第10-12页 |
| ·频率合成器的主要指标 | 第12页 |
| ·论文的结构安排及主要工作 | 第12-13页 |
| 2 DDS和PLL的基本工作原理 | 第13-29页 |
| ·DDS的结构 | 第13页 |
| ·DDS的基本原理 | 第13-14页 |
| ·DDS的杂散特性分析 | 第14-16页 |
| ·DDS的理想输出频谱响应 | 第14-15页 |
| ·DDS的杂散特性分析 | 第15-16页 |
| ·PLL频率合成的组成和基本工作原理 | 第16-22页 |
| ·PLL频率合成器的基本组成 | 第17-21页 |
| ·锁相环的工作过程 | 第21页 |
| ·环路的动态方程 | 第21-22页 |
| ·PLL的捕获性能和锁定状态 | 第22-23页 |
| ·锁相环的捕获过程 | 第22页 |
| ·锁相环的锁定状态 | 第22-23页 |
| ·PLL的环路噪声分析 | 第23-27页 |
| ·环路噪声来源及对电路的影响 | 第23-24页 |
| ·环路噪声的相位模型 | 第24-25页 |
| ·锁相环对噪声的通频特性 | 第25-27页 |
| ·环路带宽的最佳选择 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 3 K波段线性调频信号源方案选择 | 第29-33页 |
| ·K波段频率源的几种实现方案 | 第29-31页 |
| ·DDS直接激励PLL方案 | 第29页 |
| ·DDS和PLL环外混频方案 | 第29-30页 |
| ·PLL内插DDS混频方案 | 第30-31页 |
| ·改进的PLL内插DDS混频方案 | 第31页 |
| ·K波段频率合成器设计方案确定 | 第31-32页 |
| ·系统的设计指标 | 第31-32页 |
| ·DDS激励PLL的方案确定 | 第32页 |
| ·本章小结 | 第32-33页 |
| 4 K波段频率合成器的设计 | 第33-64页 |
| ·DDS芯片选择 | 第33-34页 |
| ·DDS硬件电路设计 | 第34-39页 |
| ·电源电路设计 | 第34-35页 |
| ·DDS控制电路 | 第35-36页 |
| ·AD9954电路设计 | 第36-37页 |
| ·功率放大器模块 | 第37-38页 |
| ·滤波电路设计 | 第38-39页 |
| ·DDS的软件调试环境和程序设计流程 | 第39-40页 |
| ·DDS电路测试环境和测试结果 | 第40-43页 |
| ·锁相环电路的设计与实现 | 第43-50页 |
| ·锁相环环路鉴相器芯片和VCO芯片选择 | 第43-45页 |
| ·电源电路设计 | 第45-46页 |
| ·PLL硬件电路设计与仿真 | 第46-49页 |
| ·PLL的配置过程 | 第49-50页 |
| ·PCB设计中的电磁兼容性和电路调试 | 第50-52页 |
| ·PCB设计中的电磁兼容性问题 | 第50-51页 |
| ·电路调试 | 第51-52页 |
| ·锁相环电路的相位噪声探讨与测试 | 第52-54页 |
| ·K波段带通滤波器设计 | 第54-62页 |
| ·基片集成波导的基本结构和传输特性 | 第54-55页 |
| ·基片集成波导滤波器综合设计步骤 | 第55-57页 |
| ·感性金属通孔的等效分析 | 第57-58页 |
| ·基片集成波导的波导-微带转换设计 | 第58-59页 |
| ·K波段带通滤波器的仿真 | 第59-60页 |
| ·K波段带通滤波器的测试 | 第60-62页 |
| ·K波段频率合成器整体测试 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 总结与展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
