应用多功能FMC子卡的CPCI数字化仪载板设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·论文研究背景及意义 | 第9-10页 |
| ·数字化仪系统发展现状 | 第10-11页 |
| ·论文的研究内容及结构安排 | 第11-13页 |
| 第二章 采用FMC子卡结构的数字化仪方案设计 | 第13-20页 |
| ·系统方案设计规划 | 第13-14页 |
| ·系统方案需求分析 | 第14页 |
| ·FMC子卡与同类板卡的比较 | 第14-18页 |
| ·系统方案的具体设计 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 数字化仪载板的硬件设计 | 第20-45页 |
| ·载板硬件设计的系统框图 | 第20-21页 |
| ·载板硬件设计的主要器件分析与选择 | 第21-33页 |
| ·逻辑资源器件的分析与选择 | 第21-29页 |
| ·电源器件的分析与选择 | 第29-31页 |
| ·接口器件的选择 | 第31-33页 |
| ·载板系统主要功能模块设计 | 第33-44页 |
| ·数据采集及存储模块设计 | 第34-37页 |
| ·信号重放及主控模块设计 | 第37-40页 |
| ·CPCI接口模块设计 | 第40-42页 |
| ·电源模块设计 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 基于FMC接口的数字化仪载板关键技术 | 第45-67页 |
| ·FMC接口技术 | 第45-49页 |
| ·FMC接口物理特性 | 第45-46页 |
| ·FMC接口技术的实现 | 第46-49页 |
| ·数据存储技术 | 第49-59页 |
| ·双数据率动态存储 | 第49-52页 |
| ·采用IP CORE的DDR存储设计 | 第52-55页 |
| ·触发存储机制 | 第55-59页 |
| ·在系统可重构技术 | 第59-63页 |
| ·FPGA重构的实现方式 | 第59-60页 |
| ·在系统可重构的设计 | 第60-63页 |
| ·子卡身份识别技术 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 系统调试及测试验证 | 第67-75页 |
| ·系统调试及验证的总体方案 | 第67-68页 |
| ·电源调试 | 第68页 |
| ·数据采集及板卡兼容性的调试 | 第68-71页 |
| ·DDR 3存储调试 | 第71-72页 |
| ·信号重放调试 | 第72-73页 |
| ·CPCI传输调试 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 结束语 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 附录 | 第79-80页 |
| 攻硕士期间取得的研究成果 | 第80页 |
