智能锁相放大器的设计
| 中文摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 绪论 | 第8-14页 |
| ·选题背景与意义 | 第8-9页 |
| ·国内外同类课题研究现状及发展趋势 | 第9-11页 |
| ·本课题研究的主要问题 | 第11-12页 |
| ·论文的组织结构 | 第12-14页 |
| 第2章 正交矢量锁相放大器的基本原理 | 第14-23页 |
| ·相关检测理论 | 第14-16页 |
| ·互相关函数及其性质 | 第14-15页 |
| ·互相关检测原理 | 第15-16页 |
| ·正交矢量锁相放大器的基本结构 | 第16-18页 |
| ·正交矢量锁相放大器的结构分析 | 第16-17页 |
| ·正交矢量型锁相放大器的原理分析 | 第17-18页 |
| ·正交矢量锁相放大器的仿真分析 | 第18-22页 |
| ·正交矢量型锁相放大器的建模 | 第18-20页 |
| ·仿真结果分析 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 系统的硬件设计 | 第23-48页 |
| ·系统的整体结构框图 | 第23-24页 |
| ·数字前端设计 | 第24-30页 |
| ·ADC 驱动器的设计 | 第24-26页 |
| ·ADC 的选择 | 第26-28页 |
| ·电路描述以及部分配置说明 | 第28-30页 |
| ·数字部分设计 | 第30-43页 |
| ·FPGA 器件介绍 | 第30-31页 |
| ·FPGA 开发工具及语言选择 | 第31-33页 |
| ·内部参考信号的设计 | 第33-35页 |
| ·数字相敏检波器的设计 | 第35-36页 |
| ·数字低通滤波器的设计 | 第36-39页 |
| ·数据运算的设计 | 第39-43页 |
| ·数据缓冲器的设计 | 第43页 |
| ·接口设计 | 第43-47页 |
| ·AD 采集芯片与 FPGA 的接口设计 | 第43-44页 |
| ·时钟分配芯片与 ARM 之间的接口设计 | 第44-46页 |
| ·FPGA 与 ARM 之间的接口设计 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 系统软件设计 | 第48-71页 |
| ·系统软件开发平台支持 | 第48-51页 |
| ·TQ2440 开发板介绍 | 第48页 |
| ·TQ2440 的外观和接口 | 第48-50页 |
| ·系统中需要使用的主要资源 | 第50-51页 |
| ·系统的软件开发 | 第51-53页 |
| ·整个系统的开发流程 | 第51-52页 |
| ·整个系统的软件开发平台搭建 | 第52-53页 |
| ·设备驱动程序的设计 | 第53-58页 |
| ·设备驱动程序的开发框架 | 第53-55页 |
| ·时钟生成器的设备驱动设计 | 第55-57页 |
| ·ARM 与 FPGA 之间通信的驱动设计 | 第57-58页 |
| ·QT4 应用程序的开发 | 第58-70页 |
| ·QT 的介绍 | 第58-59页 |
| ·建立 Qt4 的开发平台 | 第59-60页 |
| ·QT4 界面的设计 | 第60-70页 |
| ·本章小结 | 第70-71页 |
| 第5章 系统仿真及结果分析 | 第71-82页 |
| ·FPGA 仿真结果及分析 | 第71-74页 |
| ·参考信号模块的仿真结果 | 第71-72页 |
| ·幅值计算模块的仿真结果 | 第72页 |
| ·相位计算模块的仿真结果 | 第72-73页 |
| ·数据缓冲器的仿真结果 | 第73-74页 |
| ·ARM 平台系统控制流程及分析 | 第74-80页 |
| ·系统控制流程 | 第74-77页 |
| ·系统实测 | 第77-80页 |
| ·系统指标分析 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 结论 | 第82-83页 |
| 参考文献 | 第83-89页 |
| 致谢 | 第89页 |
